【文章內(nèi)容簡介】 : Q?Gnd A=1, n2管導(dǎo)通 : F?Gnd F加到 p1管 ? p1管導(dǎo)通 : Q?Vdd n10管是否導(dǎo)通，取決于 F之值 : 若 F? g s n 1 0 r e f d d T n T n( ) 0. 5V V F V V F V??? ? ? ? ? ?n10管導(dǎo)通，向 F 節(jié)點充電，直到 F= n10管截止； 若 F? n10管截止， F 電荷維持。 (Vgs)n10VTn 在穩(wěn)定狀態(tài)下， n10管截止，最高電位為 F= 。在 F的作用下， p2管是弱導(dǎo)通狀態(tài)。 F就不可能等于 0，而是處于某一低電平，約 100mV左右，故存在著靜態(tài)功耗。 dd 100 m VQ V Q?? DSL電路的工作原理 A=1 n1管截止 G ndF ?n10管導(dǎo)通 : F加到 p2管 ? p2管導(dǎo)通 : Q?Vdd n20管是否導(dǎo)通，取決于 F 之值 : 若 F? g s n 2 0 r e f d d T n T n( ) 0. 5V V F V V F V??? ? ? ? ? ?n20管導(dǎo)通，向 F 節(jié)點充電，直到 F= n20管截止； 若 F? n20管截止， F 電荷維持。 (Vgs)n20VTn G ndQ ?在穩(wěn)定狀態(tài)下， n20管截止，最高電位為 F= 。在 F的作用下， p1管是弱導(dǎo)通狀態(tài)。 F 不可能等于 0，而是處于某一低電平，約 100mV左右，也存在靜態(tài)功耗。 dd 100 m VQ V Q?? DSL電路的工作原理 (續(xù)） dddd0 : 0 ( 1 0 0 m V ) ,1 : , 0 ( 1 0 0 m V )A Q Q VA Q V Q? ? ? ??? ? ? ???從功能上看，構(gòu)成一對互補的CMOS反相器。提供反相器與跟隨器兩種功能。 QAQA??? ?? DSL電路的工作原理 (續(xù)） DSL電路優(yōu)點 ： 1) 輸出節(jié)點 Q和 Q已經(jīng)同交叉反饋節(jié)點 F和 F隔開 ， 輸出負載電容 CL沒有直接加到反饋節(jié)點上 ， 轉(zhuǎn)換速度可以提高 。 2) 由于 p1管與 p2管是處于 “ 弱通 ?通 ” 的轉(zhuǎn)換方式 ， 故轉(zhuǎn)換快 3) n1管與 n2管的最高漏源電壓 Vds ? ， 因而 n1管與 n2管內(nèi)穿透可能性降低 。 這樣 ， 在設(shè)計與制造時 ， 不僅可以用短溝道器件 ， 而且溝道可以做得更短 ， 全部 NMOS管用更小的 ?值來做 ， 從而可以提高速度 。 DSL電路缺點 ： 1） 有靜態(tài)功耗 。 2） 輸出低電平 VOL不等于 0。 DSL電路的實用 1) 輸入信號 A和 A改為電流控制邏輯 ， 把控制變量改為傳輸變量 。 這樣 ， 有利于鏈接兩支邏輯樹 ， 而 DSL電路本身僅提供交叉耦合的 N—P負載 。 2) 輸出改為漏極開路的 NMOS管 n1與 n2， 使輸出連接有更廣泛的適應(yīng)性 。 DSL電路的實用（續(xù)） 若把 CVSL全加器電路中的差分邏輯樹移植到 DSL電路去，就可以實現(xiàn) DSL全加器。 把總和樹的 S和 S接在 DSL電路的電流控制輸入端，得到 DSL總和電路。把進位樹的 C0和 C0接在 DSL電路的電流控制輸入端，得DSL進位電路。在 DSL電路的邏輯開路處，可以獲得 S、 S、 C0、 C0的 CMOS邏輯。 A C C C A A B B S S (a ) 總和樹 A C A B C C 0 A C A B C C 0 (b ) 進位樹 DSL電路的實用（續(xù)） 但是 ， 這兩支樹需用信號 A, A， B, B， C, C等各項 ， 為此又可設(shè)計一種 DSL電路來加強驅(qū)動能力 。 圖 第十章 基本數(shù)字集成電路設(shè)計 (補充 ) CMOS動態(tài)恢復(fù)邏輯電路 CMOS動態(tài)恢復(fù)邏輯電路 CMOS電路有許多優(yōu)點 。 但一般認為 ， 與 NMOS相比有兩大缺點： ? CMOS電路的速度比 NMOS低 。 理由是根本性的 。 因為任何一級倒相器至少有兩只管子 ， 一只 P管和一只 N管 ， 它們的柵極是連接在一起的 ， 輸入電容加倍 ， 前級的充放電就慢多了 。 ? CMOS電路所需的器件數(shù)多 。 一個倒相器要 2只管子 。 一個邏輯電路需要設(shè)計兩套邏輯函數(shù) ， 分別傳送原函數(shù)和其補函數(shù) 。 因而 ， CMOS電路的邏輯冗余度較高 。 這不僅浪費了硅片面積 ， 而且增加了不少互聯(lián)任務(wù) ， 使性能降低 。 CMOS動態(tài)恢復(fù)邏輯電路 (續(xù) ) 為了克服這兩個缺點 ， 人們作了很多研究 。 ? 偽 NMOS電路就是在這個指導(dǎo)思想下產(chǎn)生的 。 它只采用一個 P管作為上拉負載 ， 以代替全互補標準 CMOS電路中的 P陣列邏輯 。 但它帶來一些類似 NMOS倒相器所具有的那些缺點 。 增加了靜態(tài)功耗 ， 提高了輸出低電平 ， 降低了噪聲容限 。 ? CVSL為 CMOS電路的實現(xiàn) ， 提出了一些新的概念 ， P管可用 N管來等效 ， 利用反饋來轉(zhuǎn)化 。 從而帶來一些新的優(yōu)點 。如 ， 整個邏輯樹都是 N陣列 ， 可以發(fā)揮 N—Well工藝的優(yōu)勢 。利用差分邏輯可以簡化電路 。 可以同時提供原量和非量兩種輸出 。 但也帶來一些新的缺點 ， 如 ， 增加了功耗 ， 降低了速度 。 CMOS動態(tài)恢復(fù)邏輯電路 (續(xù) ) DSL電路在速度上有較大的改進 ， 可以同 NMOS電路相匹敵 。 然而功耗是增加了 。 必須指出 ， 上述分析與比較都是以靜態(tài) CMOS電路為準的 。 從七十年代后期起 ， 一批動態(tài) CMOS電路崛起 ， 無論是面積 、 速度 ， 還是功耗 ， 都遠比靜態(tài)電路優(yōu)越 ， 因而 獲得廣泛的應(yīng)用 。 C2MOS電路 日本人在計算器生產(chǎn)方面一直是領(lǐng)先的 。 七十年代后期 ，日本人想把他們拿手的計算器電路改造為 SRAM電路 ， 設(shè)計低功耗的 CMOS SRAM。 日本的 CMOS研究中心是設(shè)在東芝公司的半導(dǎo)體部 。 東芝公司在研制 CMOS SRAM芯片的過程中發(fā)現(xiàn) ， 在存儲器芯片中 ， 許多電路不是一直在工作的 ， 如 ，行譯碼器 ， 列譯碼器 ， 讀出放大器 ， I/O控制電路等等 ， 都只需要在較短的時間間隔內(nèi)工作 ， 只需要在時鐘控制下周期性工作 。 因而這些電路沒有必要在不同期間消耗功率 。 為此 ，把這些電路的基本單元 ——倒相器 ， 都加以時鐘控制 。 在時鐘有效期間 ， 倒相器工作 ， 允許消耗功率 。 在時鐘期外 ， 倒相器不工作 ， 也不消耗電源 。 從而發(fā)明了時鐘 CMOS電路（ Clocked CMOS） ， 簡稱為 C2MOS電路 。 C2MOS電路 (續(xù) ) 在靜態(tài) CMOS電路的基礎(chǔ)上加了 2個由時鐘控制的門 . P陣列由 ?控制；在 N陣列，由 ?控制。 電源電壓 Vdd和 Vss并不一直加在邏輯電路上的。 當(dāng) 1, 0? ? ? ? 時 N管與 P管全打開，把電源 Vdd和 Vss加到組合邏輯電路上，獲得 CMOS靜態(tài)恢復(fù)邏輯 （與非門） 。 當(dāng) 0 , 1? ? ? ? 時 N管與 P管全截止，邏輯電路上沒有電源，沒有功耗。 C2MOS電路 (續(xù) ) 東芝公司用這種 C2MOS電路不僅研制了 4K SRAM， 8K SRAM，還設(shè)計了 16bit ?p。 C2MOS電路的最大優(yōu)點是： ? 把芯片中不工作的部分 ， 通過時鐘將電源切斷 ， 這對 ?p、RAM等這類芯片來講 ， 是有重大實用價值的 。 ? 利用 C2MOS電路也可以用作三態(tài)門 。 然而 ， 發(fā)明 C2MOS電路的意義在于 ， 它開創(chuàng)了動態(tài)CMOS邏輯的新時代 。 一批高性能的動態(tài) CMOS電路出現(xiàn)并逐步主宰著整個 CMOS電路 。 預(yù)充電 —放電邏輯 預(yù)充電 —放電技術(shù)是動態(tài)邏輯電路中最重要的一種技術(shù) ， 已得到了廣泛地使用 。 把芯片中不使能的部分切除電源以節(jié)省功耗 ， 這種設(shè)計思想并不僅僅是東芝公司的 。 大約在七十年代中期 ， Bell Labs的專家們早已使用了這種概念 。 但東芝公司將這一概念落實到單元邏輯電路 ——門電路 ， 因而產(chǎn)生了 C2MOS門 。 Bell Labs的權(quán)威 ， VLSI正向亞微米發(fā)展 。 在亞微米電路工藝可以實現(xiàn)的時候 ， 人們應(yīng)當(dāng)有能力設(shè)計一種100MIPS的 ?p器件 。 設(shè)計這樣的器件 ， 最大的限制因素是功耗 。 顯然 ， 先進的 ?p應(yīng)用 CMOS電路來制造 。 故 Bell Labs從七十年代中期開始 ， 就致力于設(shè)計 CMOS ?p。 預(yù)充電 —放電邏輯 (續(xù) ) 1976年 ， Bell Labs研制了一種 8/16位的 ?p， 定名為 Bellmac8。這是一種 8位和 16位兼容的 ?p， 是面向軟件要求設(shè)計的： ? 支持用高級語言調(diào)用有效的編譯器 。 ? 支持多種存儲器組織方式 。 ? 它含有 8bit的 ALU和 16bit的 AAU。 這種軟件驅(qū)動設(shè)計方式 ， 已在不少商用 ?p芯片中體現(xiàn)出來 。如 ， 8086， 80286等 。 在設(shè)計這個 8bit ALU時 ， Murphy發(fā)現(xiàn) ALU這種模塊 ， 平均扇入系數(shù)很高 ， 采用全互補標準 CMOS電路是劃不來的 。 從而選擇了偽 NMOS電路來實現(xiàn)這種 8bit ALU。 可是 ， 偽 NMOS電路的接地點上 ， 加了一個時鐘開關(guān) ， 功耗的節(jié)省是非?？捎^的 。 預(yù)充電 —放電邏輯 (續(xù) ) 相反 ， 16bit AAU的平均扇入較低。因為它是計算地址的，不象 ALU，操作數(shù)種類多。顯然，用標準 CMOS電路來實現(xiàn)是合理的。 指針寄存器等也采用標準的 CMOS電路。 控制器是復(fù)雜的。因為它有豐富的指令集，有很多種尋址方式， 8bit和 16bit多種數(shù)據(jù)類型。對于這種復(fù)雜的控制器，Bell Labs曾考慮過采用微程序設(shè)計。但是，為了實現(xiàn)這種復(fù)雜的控制功能，所需的 ROM很大，速度很慢，只能放棄，最后選擇了 PLA技術(shù)。然而發(fā)現(xiàn)采用單個 PLA也不合適，故選用了 2個 PLA流水線方式工作，一個作主控 PLA，另一個當(dāng)作ALU控制用。這兩個 PLA是用 NOR—NOR方式實現(xiàn)的標準CMOS電路 。 預(yù)充電 —放電邏輯 (續(xù) ) 1980年 ， Bell Labs推出了一種新的 ?p， 定名為 Bellmac4。實際上它是一種非常復(fù)雜的 ?c。 特點如下： ? 含有 4， 8， 12， 16bit多種指令操作 。 ? 為雙操作數(shù)指令的每一個操作數(shù)提供 4種尋址方式 。 ? 有片上 RAM， ROM和 I/O控制邏輯 。 Bellmac4的電路技術(shù)與 Bellmac8一樣 ， 但采用 ?雙阱CMOS工藝 。 后改為 ?， 門延遲達 2～ 5ns， 時鐘為10MHz， 功耗為 100mW。 預(yù)充電 —放電邏輯 (續(xù) ) 1981年 ， Bell Labs生產(chǎn)了一種全 32bit CMOS ?p， 定名為Bellmac32。 它是世界上第一片全 32位 ?p， 且是采用無Latchup的雙阱 CMOS工藝制造的 。 它的體系結(jié)構(gòu)來自用戶對硬件的看法和要求 。 1. 它支持 C語言的有效編譯 ， 使得碼空間有效 ， 執(zhí)行時間縮短 。 2. 它支持 UNIX操作系統(tǒng) ， 支持虛擬存儲管理能力 。 3. 它的指令集是正交的 ， 使得任何操作碼可以同任何操作數(shù)的描述子相容 。 4. 它可以處理多種數(shù)據(jù)類型 ， 如 32bit字 ， 16bit半字 ， 8bit字節(jié) ， 以及各種位段 。 預(yù)充電 —放電邏輯 (續(xù) ) 5. 它支持豐富的尋址能力。 6. 它支持數(shù)據(jù)塊的操作。一條指令就能使一些數(shù)據(jù)塊從存儲器的某一地方轉(zhuǎn)到另一地方。 7. 它支持將成批寄存器壓入堆棧，或從堆棧彈出成批的寄存器。 8. 支持面向進程的操作系統(tǒng)所需要的硬件界面和處理例外事件所需的界面。 9. 支持四級特權(quán)。 10. 提供一些指令，有能力從一個進程轉(zhuǎn)到另一個進程。 11. 它能夠處理每個進程的地址空間。 預(yù)充電 —放電邏輯 (續(xù) ) 不言而喻 ， Bellmac32的體系結(jié)構(gòu)是高度復(fù)雜的 ， 其中某些已被 80286和 80386所引用 。 例如 ， 把整個芯片劃分為兩個部分 ， 取指令單元和執(zhí)行單元 。 取指令單元控制著 CPU與存儲器的相互作用 ， 與 I/O的交互作用 。 它相當(dāng)于 Intel的總線接口 。執(zhí)行單元是控制著數(shù)據(jù)的處理與加工 。 而且芯片內(nèi)的大部分寄存器都可以通過專用的內(nèi)部訪問碼來檢測與調(diào)試 。 要實現(xiàn)這樣一個芯片 ， 困難是很多的 。 首先 ， 要工藝上有所突破 。 ? 主要是采用外延層 ， 雙阱工藝 ， 從而減小 Latchup。 ? 在 I/O電路方面采用圍環(huán)技術(shù) 。 即在 P管周圍用 N+圍環(huán) ， N管周圍用 P+圍環(huán)作為保護 ， 使得寄生 NPN管和 PNP管很難工作 。 預(yù)充電 —放電邏輯 (續(xù) ) 其次 ， 電路上要有突破 。