模擬集成電路設(shè)計實習(xí)(編輯修改稿)
2024-07-27 05:59 本頁面
【文章內(nèi)容簡介】 n，共六個pin。修改后的電路圖如圖32所示。圖32 去電壓源、電流源，以及gnd，再加相應(yīng)地pin從原理圖生成symbol，在Virtuoso Schematic Editing窗口中，選擇菜單DesignCreate Cellview From Cellview.圖33 從菜單創(chuàng)建symbol圖34 在Tool/Data Type一欄中選ComposerSymbol圖35 安排pin的位置圖35只是pin擺放的一個例子。圖36 創(chuàng)建好的opam模塊的Symbol到Library Manager窗口中看看，在lab_practice庫中的opam單元中多了一個Symbol。圖37 創(chuàng)建的Symbol在Library Manager中體現(xiàn)四、bandgap模塊由于時間關(guān)系，Bandgap模塊我們就不畫原理圖了，直接將lab_practice_demo庫中的bandgap_simu單元copy到lab_practice庫。圖41 將bandgap_simu單元從lab_practice_demo庫中copy到lab_practice庫中，可以看到，電路中已經(jīng)加上了電源電壓V0 (vsource/dc/ V)和交流仿真激勵V1 (vsin/1V/1kHz)?，F(xiàn)在進(jìn)行仿真。（1）溫度系數(shù)仿真結(jié)果圖42 溫度從40到125 oC變化時bandgap電壓輸出的變化系數(shù)仿真設(shè)置圖43 bandgap溫度系數(shù)仿真結(jié)果(2) PSRR仿真在直流VDD的上面加一交流信號（圖44），設(shè)置交流仿真的頻率范圍（圖45），看out1信號（圖46）。圖44 PSRR 激勵仿真設(shè)置圖在直流電源VDD的基礎(chǔ)上加一交流信號vdd，模擬電源電壓波動對電路輸出的影響（電源抑制比，PSRR(dB) = 20log(DVout/DVDD)）圖46 電源抑制比仿真結(jié)果從仿真結(jié)果圖46可知，在頻率 1 kHz時，PSRR 35 dB五、總電路（調(diào)用bandgap和opam模塊）：將lab_practice庫中的bandgap_simu單元copy成bandgap單元，打開bandgap單元電路，刪除直流電壓源和交流電壓源，創(chuàng)建bandgap單元的Symbol。在lab_practice庫中創(chuàng)建頂層系統(tǒng)電路lab_top單元，然后調(diào)用bandgap和opam子電路，加上幾個PMOS和NMOS管做鏡像電流源緩沖，再加上直流電源（V0）、運放的差分共模電壓（VCM）及差分輸入交流信號激勵（VINP、VINN），如圖51所示。圖51 使用bandgap模塊和opam模塊構(gòu)成的電路總圖（1）先做瞬態(tài)仿真調(diào)靜態(tài)偏置工作點圖52做瞬態(tài)仿真設(shè)置圖53 瞬態(tài)仿真輸出波形選擇NM1的漏端（可看NM1的漏極電流）及輸出電壓（out端）圖54 瞬態(tài)仿真波形從圖54可以看出， uA。輸出電壓V(out)則在不斷變化，這是由于輸入加了1 mV的差分正弦信號引起的。如果要看清楚V(out)的整個變化，只要將仿真截止時間拉長至10 mS以上就可以了，此時，輸入激勵以及輸出響應(yīng)如圖55。圖55 仿真時間為10mS的瞬態(tài)響應(yīng)波形（2）再做AC分析圖56 AC分析時VINP和VINN設(shè)置由于在lab_top的連接圖中，兩個輸入激勵的連接是相反的， V但相位相反的正弦信號，從而差分信號（VINPVINN） V的正弦信號。圖57 AC仿真結(jié)果。用calculator工具對子窗口 2中的特性進(jìn)行測量， kHz，相位裕度PM = 六、畫版圖1. 先畫bandgap模塊，打開library manager，新建版圖文件 圖61 新建bandgap的版圖文件圖62 進(jìn)入版圖編輯器界面在版圖界面選擇Tools/Layout XL打開相應(yīng)模塊的schematic圖63 使用Layout XL進(jìn)行原理圖和版
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1