mos集成電路ppt課件(編輯修改稿)
2025-05-25 22:22 本頁面
【文章內(nèi)容簡介】 ?原來呈半絕緣的多晶硅本身在大量注入后變成低電阻率的導(dǎo)電體。 ?可見多晶硅的應(yīng)用實(shí)現(xiàn)了“一箭三雕”之功效。 P－ Si n＋ n＋ 27 漏、源尺寸可小 A：擴(kuò)散之前進(jìn)行柵氧化，避免了柵氧化時的再分布，可得到淺結(jié)（縱向看） B：鋁引線可與柵區(qū)重迭，因中間有絕緣層；而鋁柵工藝鋁引線與柵極在一個平面上，中間需要有間隔 28 P－ Si n＋ n＋ 鋁柵： D/S S/D 間隔 刻柵，預(yù)刻引線孔 刻引線孔 反刻 AL 漏源光刻 G 29 兩層半布線 鋁柵工藝： AL層、擴(kuò)散層：兩層布線 硅柵工藝： AL層 多晶 Si層 擴(kuò)散 兩層半 擴(kuò)散層之所以只有，是因?yàn)樵谧鰯U(kuò)散層時多晶 Si起掩膜作用，擴(kuò)散層不能與多晶 Si層交叉。 P－ Si n＋ n＋ 這里不可能有擴(kuò)散層 30 三、 CMOS 鋁柵工藝 ?CMOS工藝是當(dāng)代 VLSI的主流工藝技術(shù)，其特點(diǎn)是將NMOS器件與 PMOS器件同時制作在同一硅襯底上。 ?CMOS工藝技術(shù)一般可分為三類，即 P阱 CMOS工藝 N阱 CMOS工藝 雙阱 CMOS工藝 31 ?CMOS是在 PMOS工藝基礎(chǔ)上于 1963年 發(fā)展起來的，因此采用在 n型襯底上的 p阱制備 NMOS器件是很自然的選擇。由于氧化層中正電荷的作用以及負(fù)的金屬 (鋁 )柵與襯底的功函數(shù)差，使得在沒有溝道離子注入技術(shù)的條件下，制備低閾值電壓 (絕對值 )的 PMOS器件和增強(qiáng)型 NMOS器件相當(dāng)困難。于是，采用輕摻雜的 n型襯底制備 PMOS器件，采用較高摻雜濃度擴(kuò)散的 p阱做 NMOS器件，在當(dāng)時成為最佳的工藝組合。 ?考慮到空穴的遷移率比電子遷移率要低近 2倍多，且遷移率的數(shù)值是摻雜濃度的函數(shù) (輕摻雜襯底的載流子遷移率較高 )。因此，采用 p阱工藝有利于 CMOS電路中兩種類型器件的性能匹配，而尺寸差別較小。 P阱 CMOS工藝 32 P阱 CMOS工藝 P阱工藝用離子注入或擴(kuò)散的方法在 N型襯底中摻進(jìn)濃度足以中和 N型襯底并使其呈 P型特性的 P型雜質(zhì)，以保證 N溝道器件的正常特性。 P阱雜質(zhì)濃度的典型值要比 N型襯底中的高 5~10倍才能保證器件性能。然而 P阱的過度摻雜會對 N溝道晶體管產(chǎn)生有害的影響，如提高了閾值電壓，增加了源極和漏極對 P阱的電容等。 33 P阱 CMOS工藝 電連接時， P阱接最負(fù)電位， N襯底接最正電位，通過反向偏置的 PN結(jié)實(shí)現(xiàn) PMOS器件和 NMOS器件之間的相互隔離。 P阱 CMOS的基本結(jié)構(gòu)： GSDGDSN+N+P+P+P+N M O SP M O SN S U BP 阱N+34
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1