集成電路設(shè)計(jì)基礎(chǔ)ppt課件(編輯修改稿)
2025-02-13 09:42 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 s S u b s t r a t eD r a i nS o u r c eG a t eG a t e l e n g t hC h a n n e lM e t a l l i z a t i o nM e t a l l i z a t i o nM e t a l l i z a t i o nu n d o p e d G a A st w o d i m e n s i o n e l e c t r o n g a sN A l G a A sN + A l G a A s2022/2/13 《集成電路設(shè)計(jì)基礎(chǔ)》 29 HEMT工藝 ? 一種簡(jiǎn)單的 HEMT有如上圖所示的結(jié)構(gòu)。在. GaAs襯底上，一層薄的沒有摻雜的 GaAs層被一層?。?50100nm） N摻雜的 AlGaAs層覆蓋，然后在其上面，再形成肖特基柵極、源極與漏極歐姆接觸。由于 AlGaAs（ eV）和 GaAs（ eV）的禁帶不同，在 AlGaAs層的電子將會(huì)進(jìn)入沒摻雜的 GaAs層，并留在 AlGaAs /GaAs相結(jié)處附近，以致形成 二維的電子氣（ 2DEG） 。 2022/2/13 《集成電路設(shè)計(jì)基礎(chǔ)》 30 HEMT工藝 ? 根據(jù)圖結(jié)構(gòu) HEMT柵極下 AlGaAs層的厚度與摻雜濃度，其 類型可為增強(qiáng)型或耗盡型 ，即自然斷開和自然開啟。對(duì)器件的測(cè)量表明，相對(duì)于摻雜的 MESFET層，它有更強(qiáng)的電子移動(dòng)能力。 2022/2/13 《集成電路設(shè)計(jì)基礎(chǔ)》 31 HEMT的性能和發(fā)展 ? 由于 HEMT的優(yōu)秀性能 ，這類器件近十年有了廣泛的發(fā)展。它在許多方面取得進(jìn)展，如減小柵長(zhǎng)，優(yōu)化水平和垂直結(jié)構(gòu)，改善 2DEG限制結(jié)構(gòu)及原料系統(tǒng)。 ? HEMT傳輸?shù)?頻率 fT隨柵長(zhǎng)減小而增加 ， 柵長(zhǎng)越短則 GaAs場(chǎng)效應(yīng)管速度越快 ，至今先進(jìn) HEMT工藝的柵長(zhǎng)小于 ?m，實(shí)驗(yàn)室水平小于 ?m，但同時(shí)要考慮 光刻分辨率 以及減小柵長(zhǎng)帶來的柵極電阻增大的問題 。 柵長(zhǎng)小于 ?m可考慮采用 蘑菇型即 T型柵極 。 2022/2/13 《集成電路設(shè)計(jì)基礎(chǔ)》 32 CMOS集成電路的基本制造工藝 ? CMOS工藝技術(shù) 是當(dāng)代 VLSI工藝的 主流工藝技術(shù) ，它是在 PMOS與 NMOS工藝基礎(chǔ)上發(fā)展起來的。其 特點(diǎn) 是將 NMOS器件與 PMOS器件同時(shí)制作在同一硅襯底上。 ? CMOS工藝技術(shù) 一般可分為 三類 ，即 P阱 CMOS工藝 N阱 CMOS工藝 雙阱 CMOS工藝 2022/2/13 《集成電路設(shè)計(jì)基礎(chǔ)》 33 P阱 CMOS工藝 P阱 CMOS工藝 以 N型單晶硅為襯底，在其上制作 P阱。 NMOS管做在 P阱內(nèi)， PMOS管做在 N型襯底上。 P阱工藝包括用 離子注入或擴(kuò)散的方法 在N型襯底中摻進(jìn)濃度足以中和 N型襯底并使其呈 P型特性的 P型雜質(zhì)，以保證P溝道器件的正常特性。 2022/2/13 《集成電路設(shè)計(jì)基礎(chǔ)》 34 P阱 CMOS工藝 P阱雜質(zhì)濃度 的典型值要比 N型襯底中的高 5~10倍才能保證器件性能。然而 P阱的 過度摻雜 會(huì)對(duì) N溝道晶體管產(chǎn)生有害的影響，如提高了背柵偏置的靈敏度，增加了源極和漏極對(duì) P阱的電容等 。 2022/2/13 《集成電路設(shè)計(jì)基礎(chǔ)》 35 P阱 CMOS工藝 電連接時(shí)， P阱接最負(fù)電位， N襯底接最正電位，通過反向偏置的 PN結(jié)實(shí)現(xiàn) PMOS器件和 NMOS器件之間的 相互隔離 。 P阱 CMOS芯片剖面示意圖 見下圖。 GSDGDSN+N+P+P+P+N M O SP M O SN S U BP 阱N+2022/2/13 《集成電路設(shè)計(jì)基礎(chǔ)》 36 N阱 CMOS工藝 N阱 CMOS正好和 P阱 CMOS工藝相反 ， 它是在 P型襯底上形成 N阱。因?yàn)?N溝道器件是在 P型襯底上制成的，這種方法與標(biāo)準(zhǔn)的 N溝道MOS(NMOS)的工藝是兼容的。 在這種情況下， N阱中和了 P型襯底 ， P溝道晶體管會(huì)受到過渡摻雜的影響。 2022/2/13 《集成電路設(shè)計(jì)基礎(chǔ)》 37 N阱 CMOS工藝 早期的 CMOS工藝的 N阱工藝和 P阱工藝兩者并存發(fā)展。但由于 N阱 CMOS中NMOS管直接在 P型硅襯底上制作 ，有利于發(fā)揮 NMOS器件高速的特點(diǎn)，因此成為常用工藝 。 2022/2/13 《集成電路設(shè)計(jì)基礎(chǔ)》 38 N阱 CMOS芯片剖面示意圖 N阱 CMOS芯片剖面示意圖見下圖 。 GSDGDSN+N+P+P+P+N M O SP M O SP S U BN 阱N+
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1