altera公司fpga的配置(編輯修改稿)
2025-05-23 08:32 本頁面
【文章內容簡介】 erBlaster（ VIO腳）或 ByteBlasterMV的電源。對于 APEX20KE、APEX20KC器件使用 10 kΩ 電阻上拉 nCONFIG到 VCCINT。 MasterBlaster和 ByteBlasterMV電纜的電源電壓 VCC為 。插座上的引腳端 6為MasterBlaster電纜提供的 VIO基準電壓， VIO應與器件的 VCCIO匹配。 ByteBlasterMV電纜插座上的引腳端 6不連接。 圖 PS模式單個器件的配置電路 ? 在圖 ，在器件鏈中將每個器件的nCEO引腳端連接到下一個器件的 nCE引腳端，所有其它配置引腳端應分別連接在一起，器件鏈中的第一個器件的 nCE引腳端連接到地，最后一個器件的 nCEO引腳端懸空。在 PS模式中，由于所有的 CONFDONE引腳端連接在一起，器件鏈中的所有器件初始化時同時進入用戶模式。另外，由于所有的 nSTATUS引腳端連接在一起，如果任何一個器件檢測到錯誤，則整個器件鏈中斷配置。 圖 PS模式多個器件的配置電路 2. JTAG摸式 ? 在 JTAG模式下， MasterBlaster通信電纜和 ByteBlasterMV下載電纜可以完成單個和多個APEXⅡ 、 APEX20K、 Mercury、 ACEX1K、 FLEX10K或 FLEX6000系列器件的編程或配置。 （ 1） JTAG模式單個器件的配置電路設計 ? JTAG模式可以完成對單個 APEXⅡ 、 APEX20K、Mercury、 ACEX1K、 FLEX10K或 FLEX6000系列器件的配置，配置電路如圖 。 圖 JTAG模式單個器件的配置電路 （ 1） JTAG模式單個器件的配置電路設計 ? 圖 ，器件的配置是通過 JTAG引腳端 TCK、TMS、 TDI和 TDO完成的。上拉電阻應該連接到電纜的電源， APEX20KE、 APEX20KC系列器件所有的上拉電阻均為 10kΩ 。采用 144引腳 TQFP封裝的FLEX10K器件沒有 TRST信號腳，此時 TRST信號可以忽略。 nCONFIG、 MSELO、 MSEL1引腳端應采用支持非 JTAG配置模式的方式連接，如果僅僅使用JTAG配置模式，則 nCONFIG引腳端應連接到 VCC，MSELO和 MSELI引腳端應連接到地。MasterBlaster電纜驅動器的參考電壓 VIO應與器件的 VCCIO匹配。 ? APEXⅡ 、 APEX20K、 Mercury、 ACEX1K、FLEX10K系列器件都有專用的 JTAG引腳端，具有 JTAG引腳端的一般功能，在配置前后都可進行 JTAG測試，并不僅僅限于配置過程中。器件的芯片復位及輸出使能引腳端，不影響 JTAG邊界掃描測試或編程操作。觸發(fā)這些引腳端也不會影響 JTAG操作。設計 JTAG配置電路板時，常規(guī)的配置引腳端應充分考慮并連接好。在 JTAG配置時需要連接的引腳端如表 。 表 在 JTAG配置時需要連接的引腳 （ 2） JTAG模式多個器件的配置電路設計 ? JTAG模式可以完成對多個 APEXⅡ 、 APEX20K、Mercury、 ACEX1K、 FLEX10K或 FLEX6000系列器件的配置，配置電路如圖 。 （ 2） JTAG模式多個器件的配置電路設計 圖 JTAG模式多個器件的配置電路 ? 當電路板包含多個器件時，或者電路板使用JTAG邊界掃描測試（ BST）時，采用 JTAG器件鏈進行編程最為理想。在 JTAG模式對多個器件（ JTAG模式的器件鏈）進行編程時，一個 JTAG模式的插座需要與多個器件相連接， JTAG器件鏈中器件的數目僅受電纜的驅動能力的限制。當器件數目超過 5個時， Altera建議對 TCK、 TDI和 TMS引腳端在電路板上加緩沖驅動。 ?在圖 ： ?① APEXⅡ 、 APEX20K、 Mercury、 ACEX1K、FLEX10K和 MAX系列器件能放在同一 JTAG器件鏈中，進行編程或配置。 ?②所有的上拉／下拉電阻是 1kΩ 。而 APEX20KE、APEX20KC系列器件的 nSTATUS與 CONFDONE引腳端的上拉電阻為 10kΩ 。 ?③ nCONFIG、 MSELO、 MSELI引腳端應采用支持非JTAG配置模式的方式連接，如果僅僅使用 JTAG配置模式，則 nCONFIG引腳端應連接到 VCC， MSELO和 MSELI引腳端應連接到地。 ?④ MasterBlaster電纜驅動器的參考電壓 VIO應與器件的 VCCIO匹配。 ?⑤ TRST引腳端僅對 APEXⅡ 、 APEX20K、 Mercury、ACEX1K系列器件和除 144引腳 TQFP封裝外的所有 FLEX10K系列器件有效。 ?在 JTAG模式，對多個器件中的一個器件進行編程時，編程軟件將多個器件中的其它器件處于Bypass（旁路）模式。在 Bypass模式下，器件通過旁路（ Bypass）寄存器，將編
教學課件相關推薦
鄂ICP備17016276號-1