fpga簡(jiǎn)介ppt課件(編輯修改稿)
2025-06-01 12:14 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 odule instantiation Gate instantiation Continuous assignment endmodule FPGA技術(shù) 模塊的端口 input reg or output reg or inout FPGA技術(shù) 信號(hào)在電路中傳輸會(huì)有傳播延時(shí)等，如線延時(shí)、器件延時(shí)。時(shí)延就是對(duì)延時(shí)特性的 HDL描述。 assign 2 B = A `timescale 1ns /100ps FPGA技術(shù) 建模方式 ?結(jié)構(gòu)化描述方式 ?數(shù)據(jù)流描述方式 ?行為描述方式 FPGA技術(shù) 結(jié)構(gòu)化描述方式 結(jié)構(gòu)化的建模方式就是通過(guò)對(duì)電路結(jié)構(gòu)的描述來(lái)建模，即通過(guò)對(duì)器件的調(diào)用，并使用線網(wǎng)來(lái)連接各器件。 module FA_struct (A, B, Cin, Sum, Count)。 input A。 input B。 input Cin。 output Sum。 output Count。 wire S1, T1, T2, T3。 xor x1 (S1, A, B)。 xor x2 (Sum, S1, Cin)。 and A1 (T3, A, B )。 and A2 (T2, B, Cin)。 and A3 (T1, A, Cin)。 or O1 (Cout, T1, T2, T3 )。 endmodule FPGA技術(shù) 數(shù)據(jù)流描述方式 數(shù)據(jù)流的建模方式就是通過(guò)對(duì)數(shù)據(jù)流在設(shè)計(jì)中的具體行為的描述的來(lái)建模。最基本的機(jī)制就是用連續(xù)賦值語(yǔ)句。在連續(xù)賦值語(yǔ)句中，某個(gè)值被賦給某個(gè)線網(wǎng)變量（信號(hào)）。 `timescale 1ns/100ps module FA_flow(A,B,Cin,Sum,Count) input A,B,Cin。 output Sum, Count。 wire S1,T1,T2,T3。 assign 2 S1 = A ^ B。 assign 2 Sum = S1 ^ Cin。 assign 2 T3 = A amp。 B。 assign 2 T1 = A amp。 Cin。 assign 2 T2 = B amp。 Cin 。 endmodule FPGA技術(shù) 行為描述方式 行為方式的建模是指采用對(duì)信號(hào)行為級(jí)的描述（不是結(jié)構(gòu)級(jí)的描述）的方法來(lái)建模。在表示方面，類似數(shù)據(jù)流的建模方式，但一般是把用 initial 塊語(yǔ)句或 always 塊語(yǔ)句描述的歸為行為建模方式。行為建模方式通常需要借助一些行為級(jí)的運(yùn)算符如加法運(yùn)算符（ +），減法運(yùn)算符（ ）等。 module FA_behav1(A, B, Cin, Sum, Cout )。 input A,B,Cin。 out
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1