20xx年最新電大電工電子技術(shù)形成性考核作業(yè)1-5參考答案小抄(全)(編輯修改稿)
2024-12-03 08:54 本頁面
【文章內(nèi)容簡介】 輸出電壓 uO。說明該電路能夠?qū)崿F(xiàn)何種功能。 圖 8 根據(jù)集成運(yùn)放虛短和虛斷的特點(diǎn)： 第一個集成運(yùn)放所在的電路：11101 iF URRU ??= 1iU? 第一個集成運(yùn)放所在的電路：012020 222 20 )( UUURRURRU iFiF ?????? 所以： VUUU ii ??? t u0 1 0 1 電工電子技術(shù)形成性考核作業(yè)（五） 數(shù)字電子技術(shù)部分 一、單項(xiàng)選擇題 數(shù)字電路內(nèi)部的電路三極管電路器件，一般處于（ C ）工作狀態(tài)，即數(shù)字開關(guān)狀態(tài)，其輸 入、輸出只有高、低兩種電位。 A. 截止或放大 B. 導(dǎo)通或放大 C. 截止或?qū)? 一個二進(jìn)制表達(dá)式為： ()2=1?24+1?23+0?22+1?21+0?20+1?21+ 1?22， 其中 24 項(xiàng)稱為（ B ）。 A. 基數(shù) B. 權(quán) C. 系數(shù) 3． 異或運(yùn)算表達(dá)式為 : F=A?B =（ C ）。 A. A?B+A?B B. A?B+A?B C. A?B+A?B 4. 描述邏輯功能的方法是： （ A ）。 A. 可由用真值表、邏輯圖、表達(dá)式三種方法中的任何一種 B. 只能用真值表、邏輯圖兩種方法中的任何一種 C. 只能用邏輯圖、表達(dá)式兩種方法中的任何一種 5. 對于 TTL 門電路， （ B ） 。 A. 輸出為高電位時，帶負(fù)載的能力強(qiáng)。 B. 輸出為低電位時，帶負(fù)載的能力強(qiáng)。 C. 輸出為高電位、低電位時，帶負(fù)載的能力相同。 6. 基本 RS 觸發(fā)器，其動作要點(diǎn)是： （ C ） 。 A. “ 1 看 S” 、 “1 看 R” B. “ 1 看 S” 、 “ 0 看 R” C. “0 看 S” 、 “1 看 R” 7. D 觸發(fā)器功能： （ C ） 。 A. 具有置位、復(fù)位、保持和翻轉(zhuǎn) 四種功能 B. 只具有置位、復(fù)位、保持三種功能 C. 只具有置位、復(fù)位兩種功能 8. 555 定時器電路在應(yīng)用中，當(dāng)輸出為高電位時 ：其 7 腳處于 （ A ）工作狀態(tài) 。 A. 開路 B. 短路 C. 開路或短路 二、簡答題 ，應(yīng)用反演律將一個原函數(shù)變?yōu)槠浞春瘮?shù)，需進(jìn)行哪些“互換”？ 與運(yùn)算（ .）和或運(yùn)算（ +）互換，邏輯常量 1與 0互換，原變量與反變量互換。 （對偶規(guī)則進(jìn)行兩種互換，不需原、反變量互換）。 2. 對于或門、或非門，它們的多余 輸入端應(yīng)當(dāng)如何處理？對于與門、與非門，它們的多余輸入端又應(yīng)當(dāng)如何處理？對于 CMOS 電路多余輸入端是否不允許懸空？ 對于或門、或非門電路，它們的多余輸入端應(yīng)當(dāng)接低電位，與門、與非門多余輸入端應(yīng)當(dāng)接高電位。對于 TTL電路輸入端懸空相當(dāng)于高電位， CMOS 電路輸入端不允許懸空。 3. 組合邏輯電路的邏輯功能和電路結(jié)構(gòu)的特點(diǎn)是什么？ 組合邏輯電路的特點(diǎn)是：從邏輯功能上看：輸出只與當(dāng)時輸入的邏輯值有關(guān)，而與該時刻之前的輸入及電路狀態(tài)均無關(guān)，或稱其沒有記憶功能。從電路結(jié)構(gòu)上看，構(gòu)成組合邏輯電路的各門電路之間沒有反饋環(huán)路 。 4. 對組合邏輯電路的分析步驟是什么？ 在邏輯圖中，對每個門的輸出端加以標(biāo)注，寫出每個門輸出的邏輯函數(shù)表達(dá)式，將每個門輸出的邏輯函數(shù)表達(dá) 式進(jìn)行迭代，并進(jìn)行必要的化簡；最后寫出真值表，并說明該電路的用途。 5. 結(jié)合圖 1 電路圖，簡述其執(zhí)行置位功能的過程。 圖 1 當(dāng) 0?S ， 1?R 時，置位端為有效電平，使與非門 1U 輸出高電位，實(shí)現(xiàn)置位功能，即 1?Q 。此時，與非門 2U 的兩輸入為 1?R ， 1?Q ，使輸出 0?Q 。滿足兩輸出為互補(bǔ)條件。 6. 主從型 JK 觸發(fā)器，在 CP 上升沿的作用下，其動作有何特點(diǎn)？ 主從型 JK觸發(fā)器，又稱為電位觸發(fā)型方式，其動作特點(diǎn)是：時鐘 CP 上升沿到來前一刻瞬間， J、 K接收輸入信號，并要求在 CP=1 期間，輸入狀態(tài)保持穩(wěn)定。時鐘下降沿到來后產(chǎn)生輸出。 7. 邊沿型 JK 觸發(fā)器，在 CP 脈沖信號的作用下，其動作有何特點(diǎn)？（分為負(fù)邊沿、正邊沿兩種情形） 負(fù)邊沿（下降沿觸發(fā)型）： CP 下降沿到來的前一刻瞬間， J， K 接收輸入； CP 下降沿到來后產(chǎn)生輸出。正邊沿（上升沿觸發(fā)型）： CP上升沿到來前一瞬間， J， K接收輸入； CP上升沿到來后產(chǎn)生輸出。 JK觸發(fā)器的特性方程，并確定下述幾種情形下的輸出次態(tài)（ Qn＋ 1）、 說明觸發(fā)器所對應(yīng)的功能。 當(dāng) J=1 時，若 Qn=0 時， Qn＋ 1=1（置 1） 當(dāng) K=1 時，若 Qn=1 時， Qn＋ 1=0（置 0） 當(dāng) J=0、 K=0 時，初態(tài)為 Qn時， Qn＋ 1 =Qn（保持） 當(dāng) J= K=1 時，初態(tài)為 Qn時， Qn＋ 1 = nQ （翻轉(zhuǎn)） 三、 綜合題 1. 一個三位二進(jìn)制數(shù)碼由高位至低位分別送至電路的三個輸入端，要求三 位數(shù)碼中有奇數(shù)個 1 時，電路輸出為 1，否則為 0。試畫出邏輯圖。 (1) 列真值表 (2) 寫出邏輯表達(dá)式 （ 3）邏輯圖 CABCACABCACABACCABCACAB???????????????)()()()(CBACBACBACBAY 2. 根據(jù)下圖所示波形，利用與非門畫出實(shí)現(xiàn)其邏輯功能的邏輯圖。 （ 1）列出真值表 (2) 寫出邏輯表達(dá)式 = CBABA ? = CBABA ? (3) 邏輯圖 t t t t F C B A CBABACAY ??? CB ，寫出邏輯函數(shù) FI、 F F的表達(dá)式，并指出其邏輯功能。 解： 4. 8 線－ 3 線優(yōu)先編碼器 74148 邏輯框圖、功能表如下圖所示，分析其邏輯功能 邏輯圖 功能表 （ 1） 其輸入、輸出的有效電位是什么？（ 2 分） 答：根據(jù)功能表得知，其輸入、輸出均以低電位為有效電位。 （ 2） 若以 L 表示低電位， H 表示高電位， x 表示高電位或者低電位，則當(dāng)輸入為 01234567=xxxxxxL 時，輸出為 A2A1A0 為何值？相當(dāng)于什么十進(jìn)制數(shù)？（ 4 分） 答： 01234567=xxxxxxL=0000001；輸出 A2A1A0=LLL=111＝ (7)10，相當(dāng)于十進(jìn)制數(shù) 7。 （ 3） 輸出為 A2A
試題試卷相關(guān)推薦
鄂ICP備17016276號-1