【文章內(nèi)容簡(jiǎn)介】 (b) 圖 4 解：圖 3（ a）和（ b）所示電路均不能不失真地放大交流信號(hào)。其中圖（ a）中缺少基極偏置，圖（ b）中缺少發(fā)射極電阻。 圖 5為分壓式偏置放大電路，圖中有 4處錯(cuò)誤，請(qǐng)指出。 圖 5 解：（ 1） C3 應(yīng)接到三極管發(fā)射極對(duì)地端；（ 2）發(fā)射極對(duì)地端需接 RE 與 C3 并聯(lián)；（ 3）三極管集電極應(yīng)接電阻 RC；（ 4）電源電壓 UCC 應(yīng)為正電壓。 說(shuō)明圖 6所示電路為何種運(yùn)算電路。已知： R1=12k ， RF=18k ，當(dāng)輸入電壓 uI= 時(shí)，試求輸出電壓值 uO。 UCC RL RB2 RB1 C3 C2 C1 ? ? ? ? ? ? ? 186。 186。 186。 186。 186。 18 圖 6 解： 該電路為反向比例運(yùn)算電路。 uO=－ 。 圖 7（ a）所示運(yùn)放具有理想特性，設(shè)兩個(gè)輸入電壓波形如圖 7（ b）所士示。試畫(huà)出電壓 u0的波形。 （ a） （ b） 圖 7 解：圖示電路為標(biāo)準(zhǔn)減法器，直接運(yùn)用公式即可得所求： u0=RR （ ui2 ui1） = ui2 ui1 據(jù)此可畫(huà)出輸出波形如下圖所示 t t Ui2 Ui1 1 0 1 1 0 1 U0 Ui2 Ui1 R R R R ? ? ? 186。 186。 186。 + + ∞ t u0 1 0 1 19 圖 8所示為兩級(jí)運(yùn)放電路，已知 R1=RF1=10k ,R2=R3=RF2=20k ， uI1=1V和 uI2=，計(jì)算 電路輸出電壓 uO。說(shuō)明該電路能夠?qū)崿F(xiàn)何種功能。 圖 8 解； u0=，該電路為減法運(yùn)算電路。 數(shù)字電路部分 一、單項(xiàng)選擇題 數(shù)字電路內(nèi)部的電路三極管電路器件，一般處于（ C ）工作狀態(tài)，即數(shù)字開(kāi)關(guān)狀態(tài)，其輸入、輸出只有高、低兩種電位。 B. 導(dǎo)通或放大 C. 截止或?qū)? 一個(gè)二進(jìn)制表達(dá)式為： ()2=1?24+1?23+0?22+1?21+0?20+1?21+ 1?22， 其中 24 項(xiàng)稱為（ B ）。 A. 基 數(shù) B. 權(quán) C. 系數(shù) 3． 異或運(yùn)算表達(dá)式為 : F=A?B =（ C ）。 A. A?B+A?B B. A?B+A?B C. A?B+A?B 4. 描述邏輯功能的方法是： （ A ）。 可由用真值表、邏輯圖、表達(dá)式三種方法中的任何一種 C. 只能用真值表、邏輯圖兩種方法中的任何一種 、表達(dá)式兩種方法中的任何一種 5. 對(duì)于 TTL 門(mén)電路， （ B ） 輸出為高電位時(shí)，帶負(fù)載的能力強(qiáng)。 F. 輸出為低電位時(shí)，帶負(fù) 載的能力強(qiáng)。 、低電位時(shí)，帶負(fù)載的能力相同。 6. 基本 RS 觸發(fā)器，其動(dòng)作要點(diǎn)是： （ C ） “ 1看 S” 、 “1 看 R” I.“ 1 看 S” 、 “ 0看 R” J.“0 看 S” 、 “1 看 R” 7. D觸發(fā)器功能： （ C ） 具有置位、復(fù)位、保持和翻轉(zhuǎn) 四種功能 、復(fù)位、保持三種功能 、復(fù)位兩種功能 20 8. 555 定時(shí)器電路在應(yīng)用中，當(dāng)輸出為高電位時(shí) ：其 7 腳處于 （ A ）工作狀態(tài) 開(kāi)路 二、簡(jiǎn)答題 ，應(yīng)用反演律將一個(gè)原函數(shù)變?yōu)槠浞春瘮?shù)，需進(jìn)行哪 些“互換”？ 答：三種互換：與運(yùn)算（ ）和或運(yùn)算（ +）互換、邏輯常量 1與 0 互換、原變量與反變量互換（對(duì)偶規(guī)則進(jìn)行兩種互換，不需原、反變量互換）。 2. 對(duì)于或門(mén)、或非門(mén)，它們的多余輸入端應(yīng)當(dāng)如何處理？對(duì)于與門(mén)、與非門(mén)，它們的多余輸入端又應(yīng)當(dāng)如何處理？對(duì)于 CMOS 電路多余輸入端是否不允許懸空？ 答：對(duì)于或門(mén)、或非門(mén)電路，它們的多余輸入端應(yīng)當(dāng)接低電位；與門(mén)、與非門(mén)，多余輸入端應(yīng)當(dāng)接高電位。（對(duì)于 TTL 電路輸入端懸空相當(dāng)于高電位） CMOS電路輸入端不允許懸空。 3. 組合邏輯電路的邏輯功能和電路結(jié)構(gòu)的特點(diǎn)是什么？ 答：組合邏輯電路的特點(diǎn)是：從邏輯功能上看：輸出只與當(dāng)時(shí)輸入的邏輯值有關(guān)，而與該時(shí)刻之前的輸入及電路狀態(tài)均無(wú)關(guān)，或稱其沒(méi)有記憶功能。從電路結(jié)構(gòu)上看，構(gòu)成組合邏輯電路的各門(mén)電路之間沒(méi)有反饋環(huán)路。 4. 對(duì)組合邏輯電路的分析步驟是什么？ 答：在邏輯圖中，對(duì)每個(gè)門(mén)的輸出端加以標(biāo)注；寫(xiě)出每個(gè)門(mén)輸出的邏輯函數(shù)表達(dá)式；將每個(gè)門(mén)輸出的邏輯函數(shù)表達(dá)式進(jìn)行迭代，并進(jìn)行必要的化簡(jiǎn)；最后寫(xiě)出真值表，并說(shuō)明該電路的用途。 5. 結(jié)合圖 1電路圖，簡(jiǎn)述其執(zhí)行置位功能的過(guò)程。 圖 1 答： 置位又稱為置 1，其過(guò)程如下： 置位功能 ：當(dāng) S=0、 R=1 時(shí)，置位端為有效低電位，使與非門(mén) U1 輸出高電位，實(shí)現(xiàn)置位功能，即 Q=1。此時(shí)，與非門(mén) U2 的兩輸入為 R= Q=1，使輸出 Q=0。滿足兩輸出為互補(bǔ)條件。 6. 主從型 JK觸發(fā)器，在 CP上升沿的作用下，其動(dòng)作有何特點(diǎn)？ 答：主從型觸發(fā)器，又稱為電位觸發(fā)型方式，其動(dòng)作特點(diǎn)是：時(shí)鐘 CP 上升沿到來(lái)前一刻瞬間， J、 K接收輸入信號(hào)，并要求在 CP=1 期間，輸入狀態(tài)保持穩(wěn)定。時(shí)鐘下降沿到來(lái)后產(chǎn)生輸出。 21 7. 邊沿型 JK 觸發(fā)器，在 CP 脈沖信號(hào)的作用下，其動(dòng)作有何特點(diǎn)？（分為負(fù)邊沿、正邊沿兩種情形 ） 答：負(fù)邊沿型（下降沿觸發(fā)型）： CP下降沿到來(lái)的前一刻瞬間， J、 K接收輸入； CP 下降沿到來(lái)后產(chǎn)生輸出。正邊沿型（上升沿觸發(fā)型）： CP 上升沿到來(lái)前一刻瞬間， J、 K接收輸入； CP上升沿到來(lái)后產(chǎn)生輸出。 JK 觸發(fā)器的特性方程，并確定下述幾種情形下的輸出次態(tài)（ Qn＋ 1）、 說(shuō)明觸發(fā)器所對(duì)應(yīng)的功能。 當(dāng) J=1 時(shí)，若 Qn=0 時(shí)， 當(dāng) K=1 時(shí)，若 Qn=1 時(shí)， 當(dāng) J=0、 K=0 時(shí)，初態(tài)為 Qn時(shí)， 當(dāng) J= K=1 時(shí)，初態(tài)為 Qn 時(shí)， 答： JK 觸發(fā)器的特性方程是： Qn＋ 1=JQn +KQn 當(dāng) J=1 時(shí)，若 Qn=0，則 Qn＋ 1；實(shí)現(xiàn)置位功能；（ JQn +KQn=1+0=1） 當(dāng) K=1 時(shí)，若 Qn=1，則 Qn＋ 1= =0；實(shí)現(xiàn)復(fù)位功能 ； 當(dāng) J=0、 K=0 時(shí)，則 Qn＋ 1=Qn；實(shí)現(xiàn)保持功能 ； 當(dāng) J= K=1 時(shí)，則 Qn＋ 1=Qn；實(shí)現(xiàn)翻轉(zhuǎn)功能。 三、 綜合題 1. 一個(gè)三位二進(jìn)制數(shù)碼由高位至低位分別送至電路的三個(gè)輸入端，要求三 位數(shù)碼中有奇數(shù)個(gè) 1 時(shí)，電路輸出為 1，否則為 0。試畫(huà)出邏輯圖。 解：（ 1）根據(jù)提出的邏輯功能 要求，列出真值表如下表。 A B C F 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 1 0 1 0 0 1 （ 2）根據(jù)真值表列寫(xiě)出函數(shù)表達(dá)式 F= A B CCBACBACBA ??? = )()( ACCABCACAB ??? 上式中 ACCA ? = ACCA ? = ))(( CACA ?? = CACA ? 所以 F= )()( CACABCACAB ??? =B⊕ A⊕ C （ 1） 畫(huà)邏輯圖 由表達(dá)式可畫(huà)出邏輯 圖如下圖所示，它由兩個(gè)異或門(mén)構(gòu)成。 22 2. 根據(jù)下圖所示波形，利用與非門(mén)畫(huà)出實(shí)現(xiàn)其邏輯功能的邏輯圖。 解 采用正邏輯，高電平為邏輯“ 1”，低電平為邏輯“ 0”。根據(jù)波形列出真值表下表 A B C F 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 0 1 1 1 0 0 0 ，寫(xiě)出邏輯函數(shù) FI、 F F的表達(dá)式，并指出其邏輯功能。 t t t t F C B A F C B A =1 =1 23 解 F1= F2= F3=AB+AB 其邏輯功能是實(shí)現(xiàn)兩個(gè)一位二進(jìn)制數(shù)的比較功能。 4. 8 線－ 3 線優(yōu)先編碼器 74148 邏輯框圖、功能表如下圖所示，分析其邏輯功能 邏輯圖 功能表 （ 2） 其輸入、輸出的有效電位是什么？ （ 3） 若以 L 表示低電位， H 表示高電位， x 表示高電位或者低電位，則當(dāng)輸入為 01234567=xxxxxxL 時(shí)，輸出為 A2A1A0 為 何值？相當(dāng)于什么十進(jìn)制數(shù)？ （ 4） 輸出為 A2A1A0=LLH=110＝ (6)10，相當(dāng)于十進(jìn)制數(shù) 6 時(shí)，當(dāng)輸入01234567 為何值？ （ 1）答：根據(jù)功能表得知，其輸入、輸出均以低電位為有效電位。 （ 2）答： 01234567=xxxxxxL=0000001；輸出 A2A1A0=LLL=111＝ (7)10，相 當(dāng)于十進(jìn)制數(shù) 7。 （ 3） 答： A2A1A0=LLH=110 ＝ (6)10，相當(dāng)于十進(jìn)制數(shù) 6 時(shí)，輸入為01234567=xxxxxLH=0000010。 7 腳為無(wú)效高電位，反映出優(yōu)先編碼器功能。 24 器 74161 構(gòu)成的計(jì)數(shù)電路如下圖所示。設(shè)計(jì)數(shù)器的初態(tài)為 0，即 QDQCQBQA=0000，（ 1）繪出其計(jì)數(shù)狀態(tài)圖，（ 2）分析其計(jì)數(shù)長(zhǎng)度是多少？ 解： 設(shè)計(jì)數(shù)器的初態(tài)為 0，即 QDQCQBQA=0000，繪出其計(jì)數(shù)狀態(tài)圖如下 000000010010001101000101011001111000100110101011 由于計(jì)數(shù)器的循環(huán)計(jì)數(shù)狀態(tài)共有 7 個(gè)，即計(jì)數(shù)長(zhǎng)度為 7，是一個(gè)七進(jìn)制加法計(jì)數(shù)器。 6. 下圖為二進(jìn) 制加法計(jì)數(shù)器 74161 構(gòu)成的計(jì)數(shù)電路，構(gòu)成八進(jìn)制計(jì)數(shù)電路。（ 1）設(shè)計(jì)數(shù)器的初態(tài)為 0，即 QDQCQBQA=0000，繪出其計(jì)數(shù)狀態(tài)圖（ 2）完成電路的正確連接。 解： 25 設(shè)計(jì)數(shù)器的初態(tài)為 0，即 QDQCQBQA=0000，繪出其計(jì)數(shù)狀態(tài)圖如下。 00000010010001101000101011001111000100110101011 正確的電路圖，見(jiàn)下圖所示。 26 （英文版 ） easily blame, to prevent the broken window effect. Supervise the leading cadres to play an exemplary role, take the lead in the strict implementation of th