【文章內(nèi)容簡介】 3）兩個最小項；同理，包含了mmm1m13四個最小項；包含了mm5兩個最小項，包含了mm11兩個最小項，這樣就得到了如圖所示的卡諾圖。將mmm1m13合并成，將mm3合并成，將mm11合并成，故化簡后的函數(shù)為： 組合邏輯電路數(shù)字電路可分成兩大類：組合邏輯電路和時序邏輯電路。組合邏輯電路的輸出只與輸入有關。1. 組合邏輯電路分析分析組合邏輯電路，就是要求根據(jù)具體的組合邏輯圖來確定輸入和輸出之間的邏輯關系及邏輯功能，具體步驟如圖所示。例如，分析下圖（a）所示的邏輯電路。首先根據(jù)邏輯電路寫出Z的表達式： 。再根據(jù)表達式列出真值表。真值表ABZ001010100111最后確定邏輯功能。當A、B相同時，Z為1；A、B不同時，Z為0。顯然，這種電路的邏輯功能為：輸入相同，輸出為1；輸入不同，輸出為0。因此常常將這種邏輯電路稱為同或門，其邏輯符號如上圖（b）所示。2. 組合邏輯電路的設計方法設計組合邏輯電路就是根據(jù)實際問題的要求來確定邏輯電路，其步驟如圖所示。例如，要設計一個奇偶判斷器，它的邏輯功能是：在三個輸入端中，奇數(shù)個為高電平時，輸出也為高電平；否則，輸出為低電平。首先設三個輸入變量為A、B、C，輸出變量為Z。根據(jù)題意，列出真值表，見表所示。 奇偶判斷電路真值表ABCZ00000011010101101001101011001111由真值表可寫出函數(shù)表達式：該函數(shù)已為最簡，其對應的邏輯電路如下圖所示。二. 編碼器把若干個0和1按一定的規(guī)律編排在一起，形成不同的代碼，就可以表示多個不同的信號，這個過程稱為編碼。用來完成編碼工作的數(shù)字電路，稱為編碼器。1. 二進制編碼器將一般的信號編成二進制代碼的電路稱為二進制編碼器。一位二進制代碼可以表示兩個信號，兩位二進制代碼有00、011四種組合，因而可以表示四個信號。依次類推，用n位二進制代碼，就可以表示2n個不同的信號。例如，要求把0、7這八個十進制數(shù)編成二進制代碼。第一步：選擇輸入、輸出邏輯變量，繪制編碼框圖。因為23=8，所以用三位二進制代碼就足以表示0～7這八個十進制數(shù)，因此編碼器方框圖如圖所示。輸入端為I0～I7，它們分別對應八個十進制數(shù)，輸出端為C、B、A，它們組成三位二進制代碼CBA（注意，C為高位，A為低位）。第二步：列出編碼表和真值表。編碼表是表示這八個十進制數(shù)字和二進制代碼之間對應關系的表格。從編碼表和設計要求可知，當I0為1，I1～I7均為0時，代表輸入字0，此時要求輸出CBA=000，當I1=1，I0=0，I2～I7=0時，代表輸入字1，此時要求輸出CBA=001，這樣可列出編碼表和真值表。見教材表914和915第三步：寫出邏輯函數(shù)表達式，并畫出邏輯圖。根據(jù)真值表可寫出函數(shù)表達式：由于任何時刻輸入變量只有一個為1，從而上式化簡為：A= I1+ I3 +I5 +I7采用同樣的方法可得：B= I2 +I3 +I6 +I7C= I4 +I5 +I6 +I7根據(jù)邏輯表達式，可畫出邏輯電路圖。由圖可以看出，I0不見了，這是因為當I1～I7均為低電平時，輸出為000，這恰好對應I0為高電平時的編碼。2. 二十進制編碼器將十進制數(shù)字0、9編為二十進制代碼的電路，稱為二十進制編碼器。二十進制代碼也稱為BCD代碼，它用一組四位二進制代碼來表示一位十進制數(shù)字。二十進制編碼器的設計過程與二進制編碼器是一樣的。目前，不管是二進制編碼器還是二十進制編碼器，均已集成化，例如，集成電路C304就是一塊二十進制編碼器，能將0～9十個數(shù)字編成四位十進制代碼。在編碼過程中，每一組二進制代碼都被賦予了一個特定的含意。譯碼器的作用就是將代碼的原意“翻譯”出來。譯碼器的種類很多，如二進制譯碼器、二十進制譯碼器等。下面以三位二進制譯碼器為例，來分析其功能及設計步驟。二進制譯碼器就是將二進制代碼，按它的原意翻譯成相對應的輸出信號，其設計步驟如下。第一步：分析設計要求。三位二進制譯碼器的方框圖如圖所示。它的輸入是三位二進制代碼，共有八種不同的組合，因此它的輸出有八個信號。每一個輸出與輸入的一組二進制代碼相對應，例如，輸入CBA=001，則對應的輸出端I1為高電平，而其余的七個輸出均為低電平。第二步：列真值表。根據(jù)設計要求可列出真值表如下。三位二進制譯碼器的真值表CBAI0I1I2I3I4I5I6I70001000000000101000000010001000000110001000010000001000101000001001100000001011100000001第三步：寫出邏輯函數(shù)表達式，并畫出邏輯電路圖。根據(jù)真值表可寫出邏輯函數(shù)表達式：根據(jù)邏輯函數(shù)表達式得出邏輯電路圖。加法器是計算機中最基本的運算單元。1. 半加器首先來看看兩個一位二進制數(shù)相加的情況。因為每一個數(shù)有0和1兩種狀態(tài)，所以相加時有四種可能的情況，見表所示，其中Sn表示和，Cn表示進位，An、Bn表示兩個加數(shù)。半加器真值表AnBnSnCn0000011010101101由表可知，這里只考慮了兩個加數(shù)本身，沒有考慮由低位來的進位，所以把這種加法運算稱為半加，并把實現(xiàn)這種運算的電路稱為半加器。根據(jù)表可以寫出半加器輸出及進位的邏輯函數(shù)表達式：其中“”代表半加，也就是異或運算符。根據(jù)半加器的邏輯函數(shù)表達式，可以得到圖（a）所示的邏輯圖，圖（b）是半加器的邏輯符號。2. 全加器全加器不但考慮兩數(shù)相加，而且還考慮低位來的進位相加問題。在全加器中，兩個加數(shù)及來自低位的進位三者相加，再輸出運算結(jié)果。全加器的真值表如下，An、Bn表示兩個加數(shù)，Cn1表示來自低位的進位，Sn表示相加后得到的和，Cn表示向高位發(fā)出的進位。全加器真值表AnBnCn1SnCn0000000110010100110110010101011100111111根據(jù)真值表可得到Sn和Cn的邏輯表達式。根據(jù)邏輯函數(shù)可畫出全加器的邏輯電路圖，如圖（a）所示。圖（b）為全加器的邏輯符號。 時序邏輯電路時