【正文】 計數脈沖輸入后，計數器將重新回到000態(tài)。每當輸入脈沖CP的下降沿到達時，F1翻轉一次。如果按計數器中數字的編碼方式來分，可分為二進制計數器、十進制計數器等等。如果按計數器中觸發(fā)器翻轉的次序來分類，可以把計數器分為異步式和同步式兩種。假設輸入的數碼為1011，那么在移位脈沖的作用下，移位寄存器中數碼的移動情況見表所示。該電路也屬并入并出方式。該電路還有一個特點，那就是各位數碼是同時輸入的，每一位輸出也是同時建立起來的，因此把這種輸入、輸出方式叫作并入并出方式。第一步，在接收數碼之前先用清零脈沖使所有的觸發(fā)器都回到0態(tài)，這一步稱為清零（或叫復位）。它可用來存放數碼。所謂邊沿觸發(fā)方式是指觸發(fā)器僅在CP脈沖的上升沿或下降沿到來時，接收輸入信號，并發(fā)生狀態(tài)翻轉。JK觸發(fā)器的邏輯功能為：若J=1，K=0，則CP脈沖作用以后，Qn+1=1。 T觸發(fā)器的邏輯功能比較簡單，當控制端T=1時，每來一個時鐘脈沖，它都要翻轉一次；而在T=0時，保持原狀態(tài)不變。4. D觸發(fā)器D觸發(fā)器如圖（a）所示，圖（b）是它的邏輯符號。主從觸發(fā)器是分兩步工作的：第一步，在CP=1時，主觸發(fā)器將根據輸入信號R、S的狀態(tài)，被置1或0。若R=1，S=1時，觸發(fā)器狀態(tài)不定，因此要求S若CP=1時，則觸發(fā)器的狀態(tài)將受S、R狀態(tài)的控制而被置0或置1。不允許出現、時的情況?；綬S觸發(fā)器的狀態(tài)真值表如下，表中Qn表示觸發(fā)器的現態(tài)，Qn+1表示觸發(fā)器受觸發(fā)脈沖作用后的下一個狀態(tài)（簡稱次態(tài)）。一. 觸發(fā)器觸發(fā)器是組成存儲電路的基本單元，用一個觸發(fā)器，可以保存一位二進制信息。全加器真值表AnBnCn1SnCn0000000110010100110110010101011100111111根據真值表可得到Sn和Cn的邏輯表達式。根據半加器的邏輯函數表達式，可以得到圖（a）所示的邏輯圖，圖（b）是半加器的邏輯符號。1. 半加器首先來看看兩個一位二進制數相加的情況。根據設計要求可列出真值表如下。三位二進制譯碼器的方框圖如圖所示。譯碼器的種類很多，如二進制譯碼器、二十進制譯碼器等。二十進制編碼器的設計過程與二進制編碼器是一樣的。根據真值表可寫出函數表達式：由于任何時刻輸入變量只有一個為1，從而上式化簡為：A= I1+ I3 +I5 +I7采用同樣的方法可得：B= I2 +I3 +I6 +I7C= I4 +I5 +I6 +I7根據邏輯表達式，可畫出邏輯電路圖。第二步：列出編碼表和真值表。例如，要求把0、7這八個十進制數編成二進制代碼。用來完成編碼工作的數字電路，稱為編碼器。首先設三個輸入變量為A、B、C，輸出變量為Z。顯然，這種電路的邏輯功能為：輸入相同，輸出為1；輸入不同，輸出為0。首先根據邏輯電路寫出Z的表達式： 。將mmm1m13合并成，將mm3合并成，將mm11合并成，故化簡后的函數為： 組合邏輯電路數字電路可分成兩大類：組合邏輯電路和時序邏輯電路。第三步：寫出化簡后的函數式。2）用卡諾圖化簡邏輯函數例：化簡四變量函數Z=∑m（1，4，5，9，12，13）解：第一步：畫出函數的卡諾圖。4. 卡諾圖化簡法1）合并最小項的規(guī)律利用卡諾圖化簡邏輯函數時，應掌握如下幾個規(guī)律。三變量卡諾圖的畫法見教材圖920所示。這樣的八個乘積項，就稱為這三個變量的最小項。例如： 下面舉例來說明。1）合并法利用的公式，將兩項合并成一項，合并時消去一個變量。舉一個例若已知邏輯函數表達式，要得到邏輯圖，則更加簡單。1. 邏輯函數表達式與真值表的轉換按照函數表達式，對變量的各種可能取值進行運算，求出相應的函數值，再把變量值和函數值一一對應列成表格，就可以得到真值表?！睋Q成“+”，“+”換成“C = (A+B)C)分配律：AA結合律：(A+B)+C =A+(B+C)，(A3. 基本公式和常用公式1）基本公式自等律：A+0=A，A實現邏輯乘的電路是與門電路。1）邏輯加邏輯加的表達式為：Z=A+B邏輯加代表的含義是：A或B只要有一個是1，則Z就為1。整數部分不足三位，可在前面補0；小數部分不足三位，可在后面補0。舉一個例2）十進制數轉換為二進制數方法是：將整數部分連續(xù)除以2，直至商為0，取余數作為二進制數的整數。二進制數只有0、1兩個數碼，采用“逢二進一”的計數規(guī)則。且0和1不再表示具體數值的大小，而是表示兩種不同的邏輯狀態(tài)。當EN=0時，輸出端對地和對電源都相當于開路，故輸出呈高阻狀態(tài)。由于OC門采用集電極開路形式，應用時，就必須在輸出端與電源之間外加一負載電阻。異或門電路的邏輯符號如圖所示。這樣的邏輯關系，叫做與或非。而增加的這部分電路，和原來由VTVT2及R1所組成的電路完全相同。結論：當所有輸入端全部為高電平時，輸出為低電平，當輸入端有一個或幾個為低電平時，輸出就為高電平。VTVTVT5和RR5構成電路的輸出級。其邏輯表達式為：或非門電路的邏輯功能可以總結為：有1出0，全0出1。5. 或非門電路或非門電路如圖（a）所示，或非門電路是由一級或門電路和一級非門電路串聯(lián)而成的。4. 與非門電路與非門電路（簡稱與非門）如圖（a）所示，虛線左邊是一個二極管與門電路，右邊是非門電路，所以它實際上是由一級與門和一級非門串聯(lián)而成的。3. 非門電路反相器就是非門，如圖（a）所示。2. 二極管或門電路下圖（a）是二極管或門電路，其中，A、B為輸入信號Z為輸出信號。與門電路的邏輯符號見圖（b）所示。 基本門電路 邏輯代數 組合邏輯電路 時序邏輯電路 A/D變換與D/A變換器 基本門電路一. 概述最基本的邏輯關系可以歸結為與、或、非三種。本章難度較大，且又十分重要。要求讀者熟悉各種門電路的邏輯符號及邏輯關系；正確把握邏輯代數的含義及化簡方法；掌握組合邏輯電路的分析和設計過程；在此基礎上，再逐步理解時序邏輯電路的工作過程及分析方法。在分析時序邏輯電路時，應充分認識電路的結構及電路的狀態(tài)，再借助狀態(tài)分析來達到理解電路功能的目的。邏輯功能：當所有的輸入端都是高電平時，輸出才是高電平，否則輸出就是低電平。B與門電路的邏輯功能可以總結為：有0出0，全1出1。真值表如下：或門真值表ABZ111011101000邏輯表達式：Z=A+B或門電路的邏輯功能可以總結為：有1出1，全0出0。邏輯表達式：（A頭上的“”號代表非） 非門電路的邏輯功能可以總結為：入0出1，入1出0。邏輯表達式為：與非門電路的邏輯功能可總結為：有0出1，全1出0?；蚍情T電路的真值表見表97所示。VT2和RR3組成電路的中間級。當有一個或幾個輸入端為低電平時，輸出端為高電平。目前，TTL與非門電路都已集成化，常見的型號有：SN5400、SN54S00、SN7400、SN74S0