【正文】 它的輸入是三位二進(jìn)制代碼，共有八種不同的組合，因此它的輸出有八個(gè)信號(hào)。目前，不管是二進(jìn)制編碼器還是二十進(jìn)制編碼器，均已集成化，例如，集成電路C304就是一塊二十進(jìn)制編碼器，能將0～9十個(gè)數(shù)字編成四位十進(jìn)制代碼。編碼表是表示這八個(gè)十進(jìn)制數(shù)字和二進(jìn)制代碼之間對(duì)應(yīng)關(guān)系的表格。1. 二進(jìn)制編碼器將一般的信號(hào)編成二進(jìn)制代碼的電路稱為二進(jìn)制編碼器。因此常常將這種邏輯電路稱為同或門，其邏輯符號(hào)如上圖（b）所示。組合邏輯電路的輸出只與輸入有關(guān)?？ㄖZ圖如圖所示。四變量卡諾圖的畫法見教材圖921所示。例91：化簡(jiǎn)邏輯函數(shù) 例92：化簡(jiǎn)邏輯函數(shù) 3. 卡諾圖采用卡諾圖進(jìn)行化簡(jiǎn)，可以快速、準(zhǔn)確地得出最簡(jiǎn)表達(dá)式。只要用與門、或門、非門來實(shí)現(xiàn)這三種運(yùn)算，就可以得到對(duì)應(yīng)的邏輯圖。”；“0”換成“1”，“1”換成“0”；原變量換成反變量，反變量換成原變量。(B+C) = A1=A01律：A+1=1，A實(shí)現(xiàn)邏輯加的電路是或門電路。小數(shù)部分連續(xù)乘以2，直至積為1，取整數(shù)作為二進(jìn)制數(shù)的小數(shù)。數(shù)制是計(jì)數(shù)體制的簡(jiǎn)稱，數(shù)制可分為十進(jìn)制、二進(jìn)制、八進(jìn)制、十六進(jìn)制等種類。 5. 三態(tài)輸出與非門三態(tài)輸出與非門的輸出端除了可以出現(xiàn)高電平、低電平外，還可以出現(xiàn)高阻狀態(tài)。與或非門的邏輯符號(hào)如圖（b）所示?？梢姡琓TL與非門電路具有：有0出1，全1出0的邏輯功能。TTL門電路是一種由三極管構(gòu)成的門電路，這種電路的輸入端和輸出端都采用三極管結(jié)構(gòu)。與非門電路的邏輯符號(hào)如圖（b）所示邏輯關(guān)系：只有當(dāng)所有的輸入端均為高電平時(shí)，輸出才為低電平，只要輸入端有一個(gè)或幾個(gè)為低電平時(shí)，輸出就為高電平。邏輯關(guān)系：A、B只要有一個(gè)輸入端是高電平，輸出就為高電平，只有所有的輸入端均是低電位時(shí)，輸出才為低電位。利用下圖（a）、（b）、（c）可以分別說明與、或、非三種邏輯關(guān)系。第9章 數(shù)字電路知識(shí)【學(xué)習(xí)要點(diǎn)】：本章先后講述門電路、邏輯代數(shù)、組合邏輯電路、時(shí)序邏輯電路、A/D變換器及D/A變換器的基本知識(shí)。1. 二極管與門電路下圖（a）是二極管與門電路，A、B為輸入信號(hào)，假定它們的低電平為0V，高電平為+3V，Z為輸出信號(hào)?；蜷T電路的邏輯符號(hào)如圖（b）所示。表96為與非門的真值表。1. TTL與非門電路1）電路結(jié)構(gòu)下圖所示的電路是一個(gè)典型的TTL與非門電路，VT1是多發(fā)射極三極管，加到各輸入端的信號(hào)通過VT1的各個(gè)發(fā)射結(jié)實(shí)現(xiàn)與的作用。3）電路優(yōu)點(diǎn)TTL與非門電路具有三大優(yōu)點(diǎn)：一是電路的帶負(fù)載能力很強(qiáng)；二是電路的工作速度較高；三是工作可靠，且便于集成化。與或非門電路的邏輯表達(dá)式為： 與或非門電路的邏輯功能可以總結(jié)為：一組全1出0，各組有0出1。三態(tài)與非門電路的結(jié)構(gòu)如圖（A）所示，A、B為輸入端，Z為輸出端，EN為控制端（或稱使能端）。1. 十進(jìn)制十進(jìn)制數(shù)共有0、9十個(gè)數(shù)碼，在計(jì)數(shù)時(shí)，采用“逢十進(jìn)一”的規(guī)則。舉一個(gè)例4. 二進(jìn)制數(shù)與八進(jìn)制數(shù)之間的轉(zhuǎn)換1）二進(jìn)制數(shù)轉(zhuǎn)換為八進(jìn)制數(shù)整數(shù)部分從低位開始，每三位二進(jìn)制數(shù)分為一組，再將每一組用一位等價(jià)的八進(jìn)制數(shù)來代替。2）邏輯乘邏輯乘的表達(dá)式為：Z=A ? B書寫時(shí)，“?”可以省略。0=0互補(bǔ)律：交換律：A+B=B+A，AB +A那么所得到的邏輯函數(shù)表達(dá)式就是邏輯函數(shù)Z的反函數(shù)。舉一個(gè)例三. 邏輯函數(shù)的化簡(jiǎn)1. 化簡(jiǎn)的必要性邏輯函數(shù)的化簡(jiǎn)是很重要的，它意味著可以用較少的元件實(shí)現(xiàn)同樣的邏輯功能，這樣既可節(jié)約元件，又可提高電路的可靠性。1）最小項(xiàng)的概念設(shè)A、B、C是三個(gè)邏輯變量，由這三個(gè)變量可構(gòu)成八個(gè)乘積項(xiàng)：、?？ㄖZ圖具有如下一些特點(diǎn)：（1）形象地表達(dá)了最小項(xiàng)之間的相鄰性，所謂相鄰性是指兩個(gè)最小項(xiàng)之間只有一個(gè)變量互為相反變量，其余變量均相同。第二步：合并最小項(xiàng)按照合并最小項(xiàng)的方法，把可以合并的相鄰項(xiàng)分別圈起來。1. 組合邏輯電路分析分析組合邏輯電路，就是要求根據(jù)具體的組合邏輯圖來確定輸入和輸出之間的邏輯關(guān)系及邏輯功能，具體步驟如圖所示。2. 組合邏輯電路的設(shè)計(jì)方法設(shè)計(jì)組合邏輯電路就是根據(jù)實(shí)際問題的要求來確定邏輯電路，其步驟如圖所示。一位二進(jìn)制代碼可以表示兩個(gè)信號(hào)，兩位二進(jìn)制代碼有00、011四種組合，因而可以表示四個(gè)信號(hào)。從編碼表和設(shè)計(jì)要求可知，當(dāng)I0為1，I1～I(xiàn)7均為0時(shí)，代表輸入字0，此時(shí)要求輸出CBA=000，當(dāng)I1=1，I0=0，I2～I(xiàn)7=0時(shí)，代表輸入字1，此時(shí)要求輸出CBA=001，這樣可列出編碼表和真值表。在編碼過程中，每一組二進(jìn)制代碼都被賦予了一個(gè)特定的含意。每一個(gè)輸出與輸入的一組二進(jìn)制代碼相對(duì)應(yīng)，例如，輸入CBA=001，則對(duì)應(yīng)的輸出端I1為高電平，而其余的七個(gè)輸出均為低電平。半加器真值表AnBnSnCn0000011010101101由表可知，這里只考慮了兩個(gè)加數(shù)本身，沒有考慮由低位來的進(jìn)位，所以把這種加法運(yùn)算稱為半加，并把實(shí)現(xiàn)這種運(yùn)算的電路稱為半加器。圖（b）為全加器的邏輯符號(hào)。當(dāng)、時(shí)，電路置1態(tài)。若R=1，S=0時(shí)，觸發(fā)器被置0，即Q=0。第二步，在CP=0時(shí)，從觸發(fā)器將按照主觸發(fā)器所處的狀態(tài)被置1或0。所以常將T=1時(shí)的T觸發(fā)器叫T′觸發(fā)器。例如，教材圖945就是上升沿D觸發(fā)器和下降沿JK觸發(fā)器的邏輯符號(hào)。例如，DDDD1的狀態(tài)為1011，那么，當(dāng)接收脈沖到來時(shí)，GGG1有負(fù)脈沖輸出，F(xiàn)FF1置1，而F3保持0態(tài)不變，于是寄存器就把1011這個(gè)數(shù)碼接收進(jìn)去，并保存起來了。教材圖948是用上升沿D觸發(fā)器組成的移位寄存器及其波形，其中每個(gè)觸發(fā)器的輸出端Q依次接到下一個(gè)觸發(fā)器的D端，只有第一個(gè)觸發(fā)器的D端接收數(shù)據(jù)。如果按計(jì)數(shù)過程中計(jì)數(shù)器中數(shù)字的增減來分類，可分為加法計(jì)數(shù)器、減法計(jì)數(shù)器和可逆計(jì)數(shù)器。F2翻轉(zhuǎn)兩次，F(xiàn)3才翻轉(zhuǎn)一次。A/D變換需經(jīng)取樣、保持、量化、編碼四個(gè)過程，如圖所示。2）量化與編碼量化：編碼： 量化方法一般有兩種，一種是采用只舍不入的方法；另一種是采用有舍有入（四舍五余）的方法。這里僅以并行比較型為例來說明A/D變換器工作過程。類型：D/A變換器的種類很多，如權(quán)電阻網(wǎng)絡(luò)D/A變換器、T形電阻網(wǎng)絡(luò)D/A變換器，倒T形電阻網(wǎng)絡(luò)D/A變換器等。2. 倒T型電阻網(wǎng)絡(luò)D/A變換器下圖是四位二進(jìn)制倒T型電阻網(wǎng)絡(luò)D/A變換器，電子開關(guān)S0～S3分別受輸入二進(jìn)制數(shù)碼a0～a3的控制，當(dāng)數(shù)碼為1時(shí)，開關(guān)接運(yùn)放器的虛地端；當(dāng)數(shù)碼為0時(shí)，開關(guān)接地。轉(zhuǎn)換誤差：轉(zhuǎn)換誤差分失調(diào)誤差和滿值誤差。滿值誤差是指輸入數(shù)字信號(hào)全為1時(shí)，輸出的模擬信號(hào)電壓與滿值電壓的偏差。3. D/A變換器的主要參數(shù)分辨率：D/A變換器最小輸出電壓與最大輸出電壓的比值叫D/A變換器的分辨率。它由參考電源VREF、權(quán)電阻20R、21R、22R、23R構(gòu)成的電阻網(wǎng)絡(luò)、四個(gè)電子開關(guān)S0～S求和放大器A組成。電阻網(wǎng)絡(luò)將參考電壓VREF分壓成七個(gè)比較電壓，分別提供給比較器C1～C7的反相端，A/D變換器的量化單位為。例如，取樣保持電路輸出的信號(hào)電壓幅度變化范圍為0～