【正文】 0等2. TTL與或非門電路1）電路結(jié)構(gòu)圖（a）是一個TTL與或非門電路圖，它和一般的TTL與非門電路相比，增加了一個由VTVT7和R6所組成的輸入電路和反相電路。因此，這種門電路的輸入和輸出的關(guān)系是：當A1～A2或B1～B2任何一組輸入全部為高電平時，輸出就為低電平；而只有當每一組輸入至少有一個為低電平時，輸出才是高電平。3. TTL異或門電路異或關(guān)系是指：輸入相同時，輸出低電平；輸入不同時，輸出高電平。 4. 集電極開路與非門電路（OC門）將TTL與非門電路輸出端的有源負載電路去掉，使VT5集電極懸空，如圖（a）所示，就形成了集電極開路與非門電路，簡稱OC門，它的邏輯符號如圖（b）所示。當EN=1時，電路處于與非門工作狀態(tài)，此時。（A） 三態(tài)與非門電路 （B） 三態(tài)與非門邏輯符號 邏輯代數(shù)邏輯代數(shù)是分析和設計數(shù)字電路的基本數(shù)學工具，邏輯代數(shù)中的變量只有兩種取值，即0和1。2. 其它進制二進制數(shù)、八進制數(shù)及十六進制數(shù)。3. 二進制數(shù)與十進制數(shù)之間的轉(zhuǎn)換1）二進制數(shù)轉(zhuǎn)換為十進制數(shù)將二進制數(shù)的各位按權(quán)展開即可得到十進制數(shù)。小數(shù)部分從小數(shù)點后面第一位開始，每三位分為一組，再將每一組用一位等價的八進制數(shù)來替代。舉一個例二. 邏輯代數(shù)的基本原理1. 基本邏輯運算基本邏輯運算有三種：邏輯加、邏輯乘、邏輯非。邏輯乘所代表的含義是：A和B都為1時，Z才是1，A和B有一個為0時，Z就是0?？梢员硎緸椋篫=f（A，B）其中，A、B是輸入邏輯變量，Z是輸出邏輯變量。B=B(BC，A+B舉一個例2）反演規(guī)則對于任意一個函數(shù)表達式Z，如果將Z中所有的“舉一個例、真值表與邏輯圖邏輯函數(shù)表達式、真值表與邏輯圖是邏輯函數(shù)的三種不同表示方法，它們之間可以互相轉(zhuǎn)換。若已知邏輯圖，要得到函數(shù)表達式，可根據(jù)邏輯圖逐級寫出輸出的邏輯函數(shù)表達式。2. 公式化簡法公式化簡法就是運用邏輯代數(shù)的基本公式和常用公式進行化簡。例如：4）配項法利用，將它作為配項用，然后消去更多的項。這八個乘積項有著共同的特點：一是都只有三個因子；二是每一個變量都以原變量或者反變量的形式作為一個因子在乘積項中出現(xiàn)一次。也可將邏輯函數(shù)表示成最小項編號之和的形式，例如：=∑m（0，1，5，6）2）卡諾圖表示法所謂卡諾圖就是表示最小項相鄰關(guān)系的方塊圖。（2）卡諾圖上的任何一行（或列）的頭尾小方格也具有相鄰性。（3）若八個小方塊組成相鄰的兩行（或列），或組成始末的兩行（或列），則可以合并成一項，合并時，只保留取值相同的一個變量，而消去其它三個變量，如圖所示。顯然，mmm1m13屬相鄰四項，可圈在一起，它們合并后得；mmm1m9屬同一列，可圈在一起，它們合并后得。第一項中缺變量A，應乘以，也就是說，實際包含了（即m11和m3）兩個最小項；同理，包含了mmm1m13四個最小項；包含了mm5兩個最小項，包含了mm11兩個最小項，這樣就得到了如圖所示的卡諾圖。例如，分析下圖（a）所示的邏輯電路。當A、B相同時，Z為1；A、B不同時，Z為0。例如，要設計一個奇偶判斷器，它的邏輯功能是：在三個輸入端中，奇數(shù)個為高電平時，輸出也為高電平；否則，輸出為低電平。二. 編碼器把若干個0和1按一定的規(guī)律編排在一起，形成不同的代碼，就可以表示多個不同的信號，這個過程稱為編碼。依次類推，用n位二進制代碼，就可以表示2n個不同的信號。輸入端為I0～I7，它們分別對應八個十進制數(shù)，輸出端為C、B、A，它們組成三位二進制代碼CBA（注意，C為高位，A為低位）。見教材表914和915第三步：寫出邏輯函數(shù)表達式，并畫出邏輯圖。二十進制代碼也稱為BCD代碼，它用一組四位二進制代碼來表示一位十進制數(shù)字。譯碼器的作用就是將代碼的原意“翻譯”出來。第一步：分析設計要求。第二步：列真值表。加法器是計算機中最基本的運算單元。根據(jù)表可以寫出半加器輸出及進位的邏輯函數(shù)表達式：其中“”代表半加，也就是異或運算符。全加器的真值表如下，An、Bn表示兩個加數(shù)，Cn1表示來自低位的進位，Sn表示相加后得到的和，Cn表示向高位發(fā)出的進位。 時序邏輯電路時序邏輯電路是由組合邏輯電路和存儲電路兩個部分構(gòu)成的，時序邏輯電路的輸出不僅與輸入有關(guān)，而且還決定于電路的原來狀態(tài)。2）邏輯功能分析基本RS觸發(fā)器有兩個穩(wěn)定狀態(tài)，一個是門G1導通、門G2截止，輸出端Q=0，稱為觸發(fā)器的0態(tài)；另一個穩(wěn)定狀態(tài)是門G1截止，門G2導通，輸出端Q=1，稱為觸發(fā)器的1態(tài)。當、時，電路置0態(tài)。2）邏輯功能分析當沒有時鐘信號時（即CP=0），觸發(fā)器的狀態(tài)不變。若R=0，S=0時，觸發(fā)器狀態(tài)不變。下面的觸發(fā)器稱為主觸發(fā)器，上面的觸發(fā)器叫從觸發(fā)器。相當于主觸發(fā)器控制從觸發(fā)器翻轉(zhuǎn)，而主觸發(fā)器保持狀態(tài)不變，不受輸入信號的影響。5. T觸發(fā)器 T觸發(fā)器的邏輯符號如圖所示。6. JK觸發(fā)器JK觸發(fā)器的邏輯符號如圖所示，它有兩個輸入端J和K。若對上述各類觸發(fā)器稍加改進，還可使其成為邊沿觸發(fā)方式。二. 寄存器寄存器是由觸發(fā)器和具有控制作用的組合邏輯電路構(gòu)成的。它接收數(shù)碼分兩步來完成。由于每次接收數(shù)碼都是分兩步動作的，所以把這種工作方式稱為兩拍接收方式。在接收脈沖到來時，Q4=DQ3=DQ2=DQ1=D1，從而使輸入數(shù)碼被保存起來。當時鐘脈沖的前沿到達時，輸入數(shù)碼移入F1，同時每個觸發(fā)器的狀態(tài)也移給了下一個觸發(fā)器。三. 計數(shù)器計數(shù)器是數(shù)字系統(tǒng)中的一種基本數(shù)字部件。隨著計數(shù)脈沖的不斷輸入而遞增計數(shù)的叫加法計數(shù)器，進行遞減計數(shù)的叫減法計數(shù)器，可增可減的叫可逆計數(shù)器。按照二進制的計數(shù)規(guī)則，如果任何一位觸發(fā)器已經(jīng)計入了1，這時再計入1時，就應變?yōu)?，同時向高一位發(fā)出進位信號，這個進位信號使高一位觸發(fā)器翻轉(zhuǎn)。從而得到圖中各個觸發(fā)器輸出端的波形。由于計數(shù)是逐步遞增的，所以屬于加法計數(shù)器。1. A/D變換原理1）取樣取樣又叫采樣，取樣就是按一定的時間間隔對模擬信號進行提取。2）保持由于A/D變換需要時間，所以每一次取樣所得的“樣值”都應保存一段時間，直到下一次取樣到來，這個過程稱為保持。采用有舍有入的方法誤差要小。轉(zhuǎn)換時間：轉(zhuǎn)換時間是指完成一次A/D變換所需要的時間。并行比較型A/D變換器如圖所示，它由電阻分壓器、七個比較器及編碼器組成，采用只舍不入的編碼方式。七個比較器輸出的七位二進制代碼送至編碼器，由編碼器將其編成三位二進制代碼Q2Q1Q0。下圖是四位二進制權(quán)電阻網(wǎng)絡D/A變換器。由圖可知：故輸出的模擬電壓為：若取RF=R/2,則:將輸入的二進制數(shù)碼a3a2a1a0的各組取值代入上式，可分別求出對應的輸出電壓，見表所示。該電路的特點是，不管輸入數(shù)碼是0還是1，開關(guān)均相當于接地，流過每個2R的電流是恒定的，從而有：流入運放器的電流為：由于倒T型D/A變換器所需的電阻只有兩種，非常有利于集成化。分辨率的計算公式為：分辨率=。失調(diào)誤差是指輸入的數(shù)字信號全為0時，模擬信號實際輸出值與理論輸出值的偏