電路基礎(chǔ)、電子技術(shù)與元器件教案第9章-閱讀頁
2025-05-02 07:36本頁面
【正文】 態(tài)維持不變。當(dāng)、時(shí)，電路置0態(tài)。2. 同步RS觸發(fā)器1）電路結(jié)構(gòu)在基本RS觸發(fā)器的基礎(chǔ)上增添兩個(gè)門GG4就構(gòu)成了同步RS觸發(fā)器，如圖（a）所示，圖（b）是它的邏輯符號。2）邏輯功能分析當(dāng)沒有時(shí)鐘信號時(shí)（即CP=0），觸發(fā)器的狀態(tài)不變。當(dāng)S=R=0時(shí)，觸發(fā)器被置1，即Q=1。若R=0，S=0時(shí)，觸發(fā)器狀態(tài)不變。R=0。下面的觸發(fā)器稱為主觸發(fā)器，上面的觸發(fā)器叫從觸發(fā)器。相當(dāng)于輸入信號存入主觸發(fā)器，從觸發(fā)器狀態(tài)不變。相當(dāng)于主觸發(fā)器控制從觸發(fā)器翻轉(zhuǎn)，而主觸發(fā)器保持狀態(tài)不變，不受輸入信號的影響。當(dāng)CP=1時(shí)，若D=1，門G3輸出低電平，而門G4輸出高電平，所以Q=1；若D=0，則門G3輸出高電平，門G4輸出低電平，故Q=0。5. T觸發(fā)器 T觸發(fā)器的邏輯符號如圖所示。在T恒為1的情況下，只要有時(shí)鐘脈沖到達(dá)，觸發(fā)器的狀態(tài)就要翻轉(zhuǎn)。6. JK觸發(fā)器JK觸發(fā)器的邏輯符號如圖所示，它有兩個(gè)輸入端J和K。若J=0，K=1，則CP脈沖作用后， Qn+1=0。若對上述各類觸發(fā)器稍加改進(jìn)，還可使其成為邊沿觸發(fā)方式。只要屬于邊沿觸發(fā)方式，都在時(shí)鐘信號處加有“∧”符號；若屬下降沿觸發(fā)，則除了加有“∧”外，還加有小圈符號。二. 寄存器寄存器是由觸發(fā)器和具有控制作用的組合邏輯電路構(gòu)成的。1. 并入并出寄存器并入并出寄存器接收數(shù)碼的方式可以分為兩拍接收方式和單拍接收方式兩種。它接收數(shù)碼分兩步來完成。第二步，再用一個(gè)接收脈沖，把門G1～G4打開，這時(shí)凡是輸入數(shù)碼為1的與非門，就會輸出一個(gè)負(fù)脈沖將相應(yīng)的觸發(fā)器置1，而輸入數(shù)碼為0的與非門沒有負(fù)脈沖輸出，因而對應(yīng)的觸發(fā)器保持0態(tài)不變。由于每次接收數(shù)碼都是分兩步動作的，所以把這種工作方式稱為兩拍接收方式。2）單拍接收方式圖是采用四級D觸發(fā)器組成的一個(gè)四位寄存器。在接收脈沖到來時(shí)，Q4=DQ3=DQ2=DQ1=D1，從而使輸入數(shù)碼被保存起來。2. 移位寄存器移位寄存器除了具有存儲數(shù)碼功能外，還具有移位功能。當(dāng)時(shí)鐘脈沖的前沿到達(dá)時(shí)，輸入數(shù)碼移入F1，同時(shí)每個(gè)觸發(fā)器的狀態(tài)也移給了下一個(gè)觸發(fā)器。移位寄存器中數(shù)碼移動情況CP脈沖順 序移位寄存器中的數(shù)碼F4（Q4）F3（Q3）F2（Q2）F1（Q1）0000010001200103010141011可以看到，四個(gè)CP脈沖之后，1011這四位數(shù)碼恰好全部移入寄存器中。三. 計(jì)數(shù)器計(jì)數(shù)器是數(shù)字系統(tǒng)中的一種基本數(shù)字部件。在同步計(jì)數(shù)器中，當(dāng)計(jì)數(shù)脈沖輸入時(shí)，所有的觸發(fā)器是同時(shí)翻轉(zhuǎn)的；而在異步計(jì)數(shù)器中，各級觸發(fā)器不是同時(shí)翻轉(zhuǎn)的。隨著計(jì)數(shù)脈沖的不斷輸入而遞增計(jì)數(shù)的叫加法計(jì)數(shù)器，進(jìn)行遞減計(jì)數(shù)的叫減法計(jì)數(shù)器，可增可減的叫可逆計(jì)數(shù)器。各種計(jì)數(shù)器的計(jì)數(shù)原理大同小異，下面以二進(jìn)制計(jì)數(shù)器為例來說明計(jì)數(shù)器的工作原理。按照二進(jìn)制的計(jì)數(shù)規(guī)則，如果任何一位觸發(fā)器已經(jīng)計(jì)入了1，這時(shí)再計(jì)入1時(shí)，就應(yīng)變?yōu)?，同時(shí)向高一位發(fā)出進(jìn)位信號，這個(gè)進(jìn)位信號使高一位觸發(fā)器翻轉(zhuǎn)。F1每翻轉(zhuǎn)兩次，F(xiàn)2才翻轉(zhuǎn)一次。從而得到圖中各個(gè)觸發(fā)器輸出端的波形。因此計(jì)數(shù)器最多只能計(jì)八個(gè)數(shù)。由于計(jì)數(shù)是逐步遞增的，所以屬于加法計(jì)數(shù)器。 A/D變換與D/A變換器一. A/D變換器A/D變換器就是模/數(shù)變換器，通常簡稱ADC，它是一種將模擬信號轉(zhuǎn)換為數(shù)字信號的電路。1. A/D變換原理1）取樣取樣又叫采樣，取樣就是按一定的時(shí)間間隔對模擬信號進(jìn)行提取。經(jīng)取樣后，模擬信號就變成了在時(shí)間上斷續(xù)的（離散）信號了。2）保持由于A/D變換需要時(shí)間，所以每一次取樣所得的“樣值”都應(yīng)保存一段時(shí)間，直到下一次取樣到來，這個(gè)過程稱為保持。此時(shí)，VO的波形變成了階梯波，而不是一串離散的脈沖。采用有舍有入的方法誤差要小。2. A/D變換器的主要參數(shù)分辨率：又稱分解度，常用輸出二進(jìn)制數(shù)的位數(shù)來表示分辨率的高低。轉(zhuǎn)換時(shí)間：轉(zhuǎn)換時(shí)間是指完成一次A/D變換所需要的時(shí)間。3. 常用的A/D變換器A/D變換器的種類較多，有并行比較型、逐次逼近型、計(jì)數(shù)型、雙積分型等等。并行比較型A/D變換器如圖所示，它由電阻分壓器、七個(gè)比較器及編碼器組成，采用只舍不入的編碼方式。取樣保持電路送來的信號電壓提供給七個(gè)比較器的同相端。七個(gè)比較器輸出的七位二進(jìn)制代碼送至編碼器，由編碼器將其編成三位二進(jìn)制代碼Q2Q1Q0。 并行比較型A/D變換器輸入、輸出關(guān)系表輸入電壓VI比較器輸出編碼器輸出C7C6C5C4C3C2C1Q2Q1Q000000000000000001001000001101000001110110001111100001111110101111111101111111111由表可知，編碼器的邏輯表達(dá)式如下：二. D/A變換器作用：D/A變換器的作用是將數(shù)字信號轉(zhuǎn)換為模擬信號。下圖是四位二進(jìn)制權(quán)電阻網(wǎng)絡(luò)D/A變換器。四個(gè)電子開關(guān)S0～S3分別受輸入二進(jìn)制數(shù)碼a0、aaa3的控制，當(dāng)數(shù)碼為1時(shí)，開關(guān)接參考電壓；當(dāng)數(shù)碼為0時(shí)，開關(guān)接地。由圖可知：故輸出的模擬電壓為：若取RF=R/2,則:將輸入的二進(jìn)制數(shù)碼a3a2a1a0的各組取值代入上式，可分別求出對應(yīng)的輸出電壓，見表所示。表927 輸入二進(jìn)制數(shù)碼與輸出模擬電壓之間的關(guān)系輸入數(shù)字信號輸出模擬信號輸入數(shù)字信號輸出模擬信號a3a2a1a0Voa3a2a1a0Vo00000100000011001001010100011101101001100010111010110111001111111權(quán)電阻D/A變換器的優(yōu)點(diǎn)是結(jié)構(gòu)簡單，但當(dāng)輸入數(shù)字信號位數(shù)較多時(shí)，電阻的值域范圍很大，給設(shè)計(jì)帶來不便，特別是不易集成化。該電路的特點(diǎn)是，不管輸入數(shù)碼是0還是1，開關(guān)均相當(dāng)于接地，流過每個(gè)2R的電流是恒定的，從而有：流入運(yùn)放器的電流為：由于倒T型D/A變換器所需的電阻只有兩種，非常有利于集成化。最小輸出電壓是指輸入數(shù)字信號只有最低位為1時(shí)的輸出電壓。分辨率的計(jì)算公式為：分辨率=。位數(shù)越多，轉(zhuǎn)換時(shí)間越長。失調(diào)誤差是指輸入的數(shù)字信號全為0時(shí)，模擬信號實(shí)際輸出值與理論輸出值的偏差。許多D/A變換器設(shè)有失調(diào)校正和滿值校正電路，以減小失調(diào)誤差和滿值誤
教學(xué)教案相關(guān)推薦
鄂ICP備17016276號-1