fir數(shù)字濾波器的設(shè)計(jì)開(kāi)題報(bào)告(編輯修改稿)
2025-04-19 00:28 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 軟件包。但是這種方法速度慢，難以對(duì)信號(hào)進(jìn)行實(shí)時(shí)處理，雖然可以用快速傅立葉變換算法來(lái)加快計(jì)算速度，但要達(dá)到實(shí)時(shí)處理要付出很高的代價(jià)，因而多用于教學(xué)與科研。硬件實(shí)現(xiàn)即是設(shè)計(jì)專門(mén)的數(shù)字濾波硬件，采用硬件實(shí)現(xiàn)的方法一般都比采用軟件實(shí)現(xiàn)方法要困難得多，目前主要采用的方法有兩種：一種是采用DSP(Digital Signal Processing)處理器來(lái)實(shí)現(xiàn)，另一種是采用固定功能的專用信號(hào)處理器。168。二者相比，固定功能的DSP專用器件可以提供很好的實(shí)時(shí)性能，但其靈活性差，研發(fā)周期長(zhǎng)，難度也比較大：DSP處理器的成本低且速度較快，靈活性好，但由于軟件算法在執(zhí)行時(shí)的順序性，限制了它在高速和實(shí)時(shí)系統(tǒng)中的應(yīng)用。在一些高速應(yīng)用中，系統(tǒng)性能的要求不斷增長(zhǎng)，而DSP性能的提高卻落后于需求的增長(zhǎng)。 現(xiàn)在，大規(guī)?？删幊踢壿嬈骷閿?shù)字信號(hào)處理提供了一種新的實(shí)現(xiàn)方案。分布式算法可以很好地在FPGA(Field Programmable Gate Array)中實(shí)現(xiàn)，然而卻不能有效的在DSP處理囂中實(shí)現(xiàn)，所以采用FPGA使用分布式算法實(shí)現(xiàn)FIR數(shù)字濾波器有著很好的發(fā)展前景。 采用現(xiàn)場(chǎng)可編程門(mén)陣列FPGA束實(shí)現(xiàn)FIR數(shù)字濾波器，既兼顧ASIC器件(固定功能I)St，專用芯片)的實(shí)時(shí)性，又具有DSP處理器的靈活性。FPGA和DSP技術(shù)的結(jié)合能夠更進(jìn)一步提高集成度、加快速度和擴(kuò)展系統(tǒng)功能。用FPGA設(shè)計(jì)的產(chǎn)品還具有體積小、迷度快、重量輕、功耗低、可靠性高、仿制困難、上批量成本低等優(yōu)點(diǎn)。但是，DA算法中的查找表的規(guī)模隨著FIR數(shù)字濾波器階數(shù)的增加呈指數(shù)增長(zhǎng)，而
電大資料相關(guān)推薦
鄂ICP備17016276號(hào)-1