[理學(xué)]微機(jī)原理第二章(編輯修改稿)
2025-02-15 09:07 本頁面
【文章內(nèi)容簡介】 GSVDS0，S= 0， D低電位 擦除電荷（寫 1） VGS反向 讀出 S=0，字線 5V邏輯高 G ? 存取方式 ?隨機(jī)存取 ?順序存取（ FIFO） ?堆棧存?。?LIFO） SP SS=1050H 堆棧深度 入棧 出棧 B2H 10H 0x10500 0x10501 0x10502 0x10503 0x10504 0x10505 0x10506 0x10507 79H 1AH ? 輸入 /輸出 計(jì)算機(jī)與外設(shè)的數(shù)據(jù)交換通過總線（信息通道）和接口（實(shí)現(xiàn)交換的硬件電路），并確保雙方同步的條件下進(jìn)行。 主機(jī) 接口 外設(shè) 總線驅(qū)動(dòng) 地址譯碼 控制邏輯 數(shù)據(jù)緩沖器端口 狀態(tài)寄存器端口 控制寄存器端口 I/O接口電路的典型結(jié)構(gòu) 總線 DB AB CB 外設(shè) 數(shù)據(jù)信息 狀態(tài)信息 控制信息 計(jì)算機(jī)與相連的外圍設(shè)備進(jìn)行數(shù)據(jù)交換的過程稱為輸入 /輸出（ Input/Output， I/O） I/O的響應(yīng)時(shí)間會(huì)影響整個(gè)系統(tǒng)的效率 改進(jìn)： 將 I/O的管理從 CPU中分離出來使低速外設(shè)不影響高速 CPU的工作 數(shù)據(jù)信息 狀態(tài)信息 控制信息 I/O接口 1 程序控制方式 無條件控制方式 （同步控制） ——交換雙方默認(rèn)就緒狀態(tài)，無需確認(rèn)。 查詢控制方式 ——交換前先查詢對(duì)方狀態(tài)，決定下一步操作。 優(yōu)點(diǎn)：很好地解決雙方同步問題； 缺點(diǎn)： CPU利用率低。 I/O控制方式 2 中斷控制 何謂中斷？ 中斷請(qǐng)求 中斷服務(wù)程序 CPU現(xiàn)行處理流程 中斷返回 特點(diǎn) 外部事件 (中斷源 )主動(dòng) ,CPU被動(dòng)。 CPU工作效率提高 中斷系統(tǒng)的幾個(gè)概念 ?中斷源 ——發(fā)出中斷請(qǐng)求的來源 ?中斷向量 ——中斷服務(wù)程序入口地址 ?斷點(diǎn) ——響應(yīng)中斷請(qǐng)求時(shí) CPU現(xiàn)行程序（下一條）待執(zhí)行指令的地址 ?中斷優(yōu)先級(jí) ——CPU對(duì)中斷請(qǐng)求的響應(yīng)級(jí)別 ?現(xiàn)場(chǎng) ——中斷發(fā)生時(shí)程序的運(yùn)行狀態(tài)（主要指 CPU寄存器內(nèi)容和特定狀態(tài)標(biāo)志） ?中斷嵌套 ——CPU正在執(zhí)行中斷服務(wù)時(shí)對(duì)更高優(yōu)先級(jí)的中斷請(qǐng)求作出響應(yīng) ?中斷屏蔽 ——CPU對(duì)中斷請(qǐng)求不予響應(yīng) 中斷源管理 …… 中斷判優(yōu) 中斷處理過程 屏蔽過濾 正在服務(wù)優(yōu)先級(jí) …… 中斷服務(wù)寄存 中斷服務(wù)程序 中斷請(qǐng)求IRQ[n] IR0 IR1 IRn 保存斷點(diǎn)保留現(xiàn)場(chǎng) 由 n獲取中斷向量 恢復(fù)現(xiàn)場(chǎng) 中斷返回 中斷檢測(cè) 請(qǐng)求確認(rèn)IRQA CPU Reg Memory A Memory B AB DB 3 DMA (Direct Memory Access)控制 存儲(chǔ)單元 A的數(shù)據(jù) → 單元 B DMAC DMA請(qǐng)求 總線請(qǐng)求 總線結(jié)構(gòu) ? 總線要素 —— 實(shí)現(xiàn)計(jì)算機(jī)互聯(lián) 線路介質(zhì) 種類 電纜（雙絞線、同軸線），光纜，無線 特性 數(shù)據(jù)傳輸率（ MB/s， Mb/s）帶寬，噪聲、失真、衰減特性等 總線協(xié)議 （總線參與者必須遵從的規(guī)定和約定） 邏輯規(guī)范 信號(hào)有效電平，格式，傳輸方向 …… 定時(shí)規(guī)范 傳輸時(shí)序，收發(fā)同步 …… 差錯(cuò)控制 檢錯(cuò)和糾錯(cuò)方法 機(jī)械規(guī)范 連接器的物理尺寸與標(biāo)準(zhǔn) 總線仲裁 裁決總線使用權(quán) MPU M I/O 總線 單總線 MPU I/O M 存儲(chǔ)器總線 I/O總線 雙總線 MPU 局部 I/O 局部 M 緩沖器 總線控 制邏輯 全局 全局 M I/O DMA控制器 雙重總線 局部總線 全局總線 ?總線組織 微機(jī)主板 多級(jí)總線結(jié)構(gòu) 暫存器 ALU 寄存器 控制器 片內(nèi)總線 （主板）片總線 AB CB DB （插槽）內(nèi)總線 （系統(tǒng)間連接）外總線 ? 總線仲裁 管理系統(tǒng)中多個(gè)主設(shè)備的總線請(qǐng)求，避免總線沖突 模塊 1 模塊 2 模塊 N …… 仲裁器 串行仲裁 模塊 1 模塊 2 模塊 N …… 仲裁器 并行仲裁 總線請(qǐng)求 BR 總線忙 BB 總線允許 BG BR BG BB ? 總線帶寬 —— 單位時(shí)間總線能傳送的最大數(shù)據(jù)（ bit）量 )Hz()( b it 時(shí)鐘頻率傳輸周期數(shù)總線位寬 ?
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1