【文章內容簡介】 通 止 通 1 止 ?當 A和 B有一個或一個以上為低電平時 : 電路輸出高電平 輸出低電平 ? 電路實現(xiàn)“與非”邏輯功能 ABF ?值不同對應的達到開啟電壓時，的、使也更高越高，輸入端越多，端數(shù)目的影響輸出的高低電平受輸入則則則則受輸入狀態(tài)影響輸出電阻IGSOHOLONONOONONOONONONOONONONOOVVTTVVRRRBARRRBARRRRBARRRRBAR42313142)3()2(0,11,021//0,021,1)1(?????????????????與非門的電路結構存在的缺點： 帶緩沖級的 CMOS門電路 與非門緩沖器或非門 ??為了克服上述缺點，可在門電路的輸入、輸出端增設 “緩沖器”。 緩沖器可由 CMOS非門 組成。 增加緩沖器后，電路的邏輯功能將改變： 漏極開路的門電路（ OD門 ） 特點： ?可將輸出端并聯(lián)使用，實現(xiàn)“線與”或用作電平轉換、驅動器； ?使用時必須外接電阻和電源。 三態(tài)輸出門（ TS門） )(高阻時，時，ZYNEAYNE???????10（ 1）結構和工作原理 （ 2）用途 1）單向總線 2）數(shù)據(jù)的雙向傳輸 電路符號 ： V0/VI TN TP VI/VO VDD CC1． CMOS邏輯門電路的系列 （ 1） 基本的 CMOS——4000系列 。 （ 2） 高速的 CMOS——HC系列 。 （ 3） 與 TTL兼容的高速 CMOS——HCT系列 。 2． CMOS邏輯門電路主要參數(shù)的特點 （ 1） VOH（ min） =； VOL（ max） =。 所以 CMOS門電路的邏輯擺幅 （ 即高低電平之差 ） 較大 。 （ 2） 閾值電壓 Vth約為 VDD/2。 （ 3） CMOS非門的關門電平 VOFF為 ， 開門電平 VON為 。因此 ， 其高 、 低電平噪聲容限均達 。 （ 4） CMOS電路的功耗很小 ， 一般小于 1 mW/門； （ 5） 因 CMOS電路有極高的輸入阻抗 ， 故其扇出系數(shù)很大 ， 可達 50。 四、 CMOS門電路的系列及主要參數(shù) （ 2）對于或非門及或門，多余輸入端應接低電平，比如直接接地；也可以與有用的輸入端并聯(lián)使用。 CMOS門電路多余輸入端的處理： Vamp。CCBAamp。AB（a） （b）≥1ABBA（a ） （b ）≥1（ 1）對于與非門及與門，多余輸入端應接 高電平 。如直接接電源正端，在前級驅動能力允許時，也可以與有用的輸入端并聯(lián)使用。 ? 驅動門的 VOH（ min） ≥負載門的 VIH（ min） ? 驅動門的 VOL（ max） ≤負載門的 VIL（ max） ? 驅動門的 IOH（ max） ≥負載門的 IIH（總） ? 驅動門的 IOL（ max） ≥負載門的 IIL（總） 六 、 TTL門與 CMOS門之間的 接口 問題 接口需滿足的條件 兩種不同類型的集成電路相互連接， 驅動門 必須要為 負載門 提供符合要求的高低電平和足夠的輸入電流，即要滿足下列條件： B A amp。 TTL + 5V ≥ 1≡ C M O S +3 18 V 采用專用電平移動器 40109 VCC VDD TTL門驅動 CMOS門 電平匹配問題 B A amp。 TTL + 5V ≥ 1≡ C M O S +3 18 V 采用三極管反相器作接口 V CC R c T R 2 B A amp。 TTL + 5V … … CMOS 門驅動 TTL門 增加驅動電流問題 B A amp。 TTL + 5V ≥ 1≡ C M O S +3 18 V 采用專用器件作接口 B A amp。 TTL + 5V … … 4049 4050 40107 2 10 CMOS 門驅動 TTL門 增加驅動電流問題 解： 集成邏輯門電路應用舉例 [例 ] 試改正下圖電路的錯誤 ， 使其正常工作 。 CMOS 門 TTL 門 OD 門 (a) (b) (c) (d) VDD CMOS 門 Ya = AB Yb = A + B TTL 門 OD 門 Yc = A VDD Yd= A B EN = 1 時 EN = 0 時 七、集成邏輯門電路的選用 根據(jù)電路工作要求和市場因素等綜合決定 若對功耗和抗干擾能力要求一般，可選用 TTL電路。 目前多用 74LS系列，它的功耗較小，工作頻率一般可用至20MHz；如工作頻率較高，可選用 CT74ALS 系列，其工作頻率一般可至 50MHz。 若要求功耗低、抗干擾能力強，則應選用 CMOS 電路。其中 CMOS4000系列一般用于工作頻率 1MHz以下、驅動能力要求不高的場合； HCMOS 常用于工作頻率 20 MHz以下、要求較強驅動能力的場合。 應用集成門電路時，應注意： TTL電路只能用＋ 5 V(74系列允許誤差 177。 5%)； CMOS 4000 系列可用 3 ~ 15 V； HCMOS系列可用 2 ~ 6 V；CTMOS 系列用 ~ V。 一般情況下 ， CMOS 門多用 5 V， 以便與 TTL 電路兼容 。 (1)電源電壓的正確使用 (2)輸出端的連接 開路門的輸出端可并聯(lián)使用實現(xiàn)線與 ，還可用來驅動需要一定功率的負載。 三態(tài)輸出門的輸出端也可并聯(lián)，用來實現(xiàn)總線結構，但三態(tài)輸出門必須分時使能。 使用三態(tài)門時，需注意使能端的有效電平。 普通門 (具有推拉式輸出結構 )的輸出端不允許直接并聯(lián)實現(xiàn)線與 。 (3) 閑置輸入端的處理 (4)信號 的正確使用 TTL 電路輸入端懸空時相當于輸入高電平 ， CMOS 電路多余輸入端不允許懸空。 CMOS電路多余輸入端與有用輸入端的并接僅適用于工作頻率很低的場合。 數(shù)字電路中的信號有高電平和低電平兩種取值 ， 高電平和低電平為某規(guī)定范圍的電位值 ， 而非一固定值 。 門電路種類不同 ， 高電平和低電平的允許范圍也不同 。 或門和或非門 與門和與非門 多余輸入端接地或與有用輸入端并接 多余輸入端接正電源或與有用輸入端并接 UIL≤UOFF UIH≥UON UIL≤USL UIH≥USH 通常 以保證有較大的噪聲容限 噪聲容限越大，則電路抗干擾能力越強。 UIL ? UOL ? 0 V UIH ? UOH ? VDD UNL ? UNH ? VDD / 2 ，噪聲容限很大， 因此電路抗干擾能力很強。 CMOS 傳輸門既可傳輸數(shù)字信號，也可傳輸模擬信號。 當輸入端外接電阻 RI 時 RI ＜ ROFF 相當于輸入邏輯 0 RI ＞ RON 相當于輸入邏輯 1 TTL 電 路 CMOS 電路 CMOS 門電路由于輸入電流為 零 ， 因此不存在開門電阻和關門電阻。 常用的組合邏輯模塊 ?加法器 ?比較器 ?編碼器 ?譯碼器 ?數(shù)據(jù)選擇器 ?奇偶校驗電路 邏輯關系 ： Fi = fi (X X … 、 Xn) i = ( … 、 m) X1 X2 Xn … 組合電路 組合電路方框圖 F1 F2 Fm … 常用的組合邏輯模塊 輸入信號 輸出信號 特點： 由邏輯門構成， 任意時刻的輸出僅僅取決于該時刻的輸入，而與電路原來的狀態(tài)無關。 不含 記憶元件 ； 輸出 無反饋 到輸入的回路。 表明 加法器 用途： 加法器是構成計算機中算術運算電路的基本單元。 一、一位加法器 半加器 只能將兩個 1位二進制數(shù)相加， 不能將低位的進位信號納入計算的加法器稱為一位半加器。 分類 ： 一位加法器 多位加法器 半加器 全加器 串行進位加法器 超前進位加法器 輸 入 輸 出A B C o S0 00 11 01 10 00 10 11 0真值表： 邏輯式： BAS ??ABC O ?邏輯符號： 邏輯圖： 全加器 能將低位的進位信號納入計算的加法器稱為全加器。 真值表： 輸 入 輸 出0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 01 01 00 11 00 10 11 1iAiB 1iC?iS iC1iiii CBAS ????1iiiiii C)BA(BAC ????邏輯式： 邏輯符號： 邏輯圖： 1 0 0 1 1 1 0 1 1 1 1 例如做 14+7的運算： =（ 10101） 2 = 16+4+1 =（ 21） 10 0 1 1 1 0 (1110)2+(0111)2 0 CO ∑ CI A B S CO ∑ CI A B S CO ∑ CI A B S CO ∑ CI A B S 二、多位加法器 串行進位加法器 優(yōu)點：電路結構簡單。 缺點：運算速度慢，只能用在對運算速度要求不高的場合中。 串行進位運算速度慢，用超前進位法可提高運算速度。 不 級聯(lián) 時 ,芯片 74LS83的 CI 端應接 低電平 。 常用 4位超前進位加法器有 74LS83等。 74LS83 B3B2B1B0 A3A2A1A0 S3 S2 S1 S0 CI CO 超前進位加法器 三、加法器的應用 用一片 74LS83把 8421BCD碼轉換成余 3碼。 解： 余 3碼 = 8421BCD + 0011 余 3 碼 8421BCD碼 所以：如圖連接即可。 74LS83 B3B2B1B0 A3A2A1A0 S3 S2 S1 S0 C I CO 0 0 1 1 修正值 例 1： 真值表（設計一覽表） 74LS83的輸入 74LS83的輸出 8421BCD A3A2A1A0 修正值 B3B2B1B0 2421BCD S3 S2 S1 S0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 解： 用一片 74LS83,附加必要的門電路將 8421BCD碼轉換成 2421BCD 碼。 例 2： 修正電路輸出邏輯表達式 8421BCD碼 修正值 2421BCD碼 ≥ 1 amp。 B2=B1= A3 + A2A0 + A2A1 74LS83 B3B2B1B0 A3A2A1A0 S3 S2 S1 S0 C I CO B2=B1 A1A0 A3A