【正文】 品手冊(cè)上規(guī)定的最大值。 接 VCC 通過(guò) 1 ~ 10 k? 電阻接 VCC 與有用輸入端并接 TTL 電路輸入端懸空時(shí)相當(dāng)于輸入高電平 ， 做實(shí)驗(yàn)時(shí)與門(mén)和與非門(mén)等的 多余輸入端可懸空 ， 但使用中多余輸入端一般不懸空 ， 以防止干擾 。 CMOS邏輯門(mén)電路 PMOS 電路。 NMOS 電路。 CMOS 電路。輸入阻抗高，輸出阻抗低，功耗小，驅(qū)動(dòng)能力強(qiáng)，集成度高，工作速度較低，應(yīng)用較廣泛。高密度 CMOS 電路，集成度高，功耗低，速度快。 與雙極型電路比較， CMOS電路的優(yōu)點(diǎn)是 功耗低 ，缺點(diǎn)是 開(kāi)關(guān)速度稍低 。 MOS管的相關(guān)知識(shí) N溝道 MOS管的結(jié)構(gòu) 溝道區(qū)域 絕緣層 金屬鋁 MOS管的相關(guān)知識(shí) N溝道 MOS管的 工作原理 ?VGS=0時(shí)，則 D、 S之間相當(dāng)于兩個(gè) PN結(jié)背向的串聯(lián)， D、 S之間不通， iD＝ 0。 ?由于 VGS ＝ 0時(shí)，無(wú)導(dǎo)電溝道，在增強(qiáng) VGS 電壓后形成導(dǎo)電溝道，所以稱這類 MOS管為 增強(qiáng)型 MOS管 。 ?當(dāng) VGS VGS(th) 時(shí)，管子截止， 截止電阻很大， DS間 相當(dāng)于開(kāi)關(guān)斷開(kāi) ； 同樣，對(duì) P溝道增強(qiáng)型 MOS管 來(lái)說(shuō)： ?當(dāng) |VGS| | VGS(th) |時(shí)，管子導(dǎo)通，導(dǎo)通電阻很小，相當(dāng)于開(kāi)關(guān)閉合 。 電路中兩管子交替導(dǎo)通，故稱互補(bǔ)對(duì)稱式 MOS電路，即 CMOS電路。 CMOS反相器的電壓傳輸特性 0VV OLO ??P)th(GSN)th(GSDD VVV ??設(shè) ，且 ， P)th(GSN)th(GS VV ? 2ON1ON RR ?2OF F1OF F RR ?，則 AB段： DDOHO VVV ??N)th(GSI VV ?N)th(GS2GS VV ?P)th(GS1GS VV ? T1導(dǎo)通 T2截止 P)th(GSDDI VVV ??N)th(GS2GS VV ?P)th(GS1GS VV ?CD段： T1截止 T2導(dǎo)通 P)th(GSDDIN)th(GS VVVV ???N)th(GS2GS VV ?P)th(GS1GS VV ? DDO ?DDTH ?BC段： T1導(dǎo)通 T2導(dǎo)通 CMOS反相器和 TTL反相器電壓傳輸特性的比較： （ a） CMOS反相器 （ b） TTL反相器 CMOS反相器轉(zhuǎn)折區(qū)的變化率大，所以更接近于理想開(kāi)關(guān)。也分為 三段 ： AB段：輸入低電平 NGSI VV )th(?T1管導(dǎo)通， T2截止，輸出漏極電流近似為零。 BC段： PTHGSDDINTHGS VVVV )()( ??? T T2同時(shí)導(dǎo)通，有電流 iD同時(shí)通過(guò)，且在 VI＝ VDD / 2附近處，漏極電流最大，故在使用時(shí)輸入電壓不應(yīng)長(zhǎng)時(shí)間工作在這段，以防由于功耗過(guò)大而損壞。 在 VI偏離 VIH和 VIL的一定范圍內(nèi)， VO基本不變； 在輸出變化允許范圍內(nèi)，允許輸入的變化范圍稱為輸入噪聲容限 。 輸入特性曲線 )(. OLOL IfVa ?低電平輸出特性輸出特性 輸出特性是指從反相器的 輸出端看進(jìn)去的輸出電壓與輸出電流的關(guān)系。 高電平時(shí)的輸出特性： 三、其他類型的 CMOS門(mén)電路 與非門(mén)： 或非門(mén)： 與非門(mén)的工作原理 每個(gè)輸入端與一 個(gè) NMOS管和一個(gè) PMOS管的柵極相連 ?當(dāng) A和 B為高電平時(shí) : 兩個(gè)并聯(lián)的PMOS管 T T4 兩個(gè)串聯(lián)的NMOS T T2 通 通 止 止 0 1 通 止 通 1 止 ?當(dāng) A和 B有一個(gè)或一個(gè)以上為低電平時(shí) : 電路輸出高電平 輸出低電平 ? 電路實(shí)現(xiàn)“與非”邏輯功能 ABF ?值不同對(duì)應(yīng)的達(dá)到開(kāi)啟電壓時(shí)，的、使也更高越高，輸入端越多，端數(shù)目的影響輸出的高低電平受輸入則則則則受輸入狀態(tài)影響輸出電阻IGSOHOLONONOONONOONONONOONONONOOVVTTVVRRRBARRRBARRRRBARRRRBAR42313142)3()2(0,11,021//0,021,1)1(?????????????????與非門(mén)的電路結(jié)構(gòu)存在的缺點(diǎn)： 帶緩沖級(jí)的 CMOS門(mén)電路 與非門(mén)緩沖器或非門(mén) ??為了克服上述缺點(diǎn)，可在門(mén)電路的輸入、輸出端增設(shè) “緩沖器”。 增加緩沖器后，電路的邏輯功能將改變： 漏極開(kāi)路的門(mén)電路（ OD門(mén) ） 特點(diǎn)： ?可將輸出端并聯(lián)使用，實(shí)現(xiàn)“線與”或用作電平轉(zhuǎn)換、驅(qū)動(dòng)器； ?使用時(shí)必須外接電阻和電源。 （ 2） 高速的 CMOS——HC系列 。 2． CMOS邏輯門(mén)電路主要參數(shù)的特點(diǎn) （ 1） VOH（ min） =； VOL（ max） =。 （ 2） 閾值電壓 Vth約為 VDD/2。因此 ， 其高 、 低電平噪聲容限均達(dá) 。 四、 CMOS門(mén)電路的系列及主要參數(shù) （ 2）對(duì)于或非門(mén)及或門(mén)，多余輸入端應(yīng)接低電平，比如直接接地；也可以與有用的輸入端并聯(lián)使用。CCBAamp。如直接接電源正端，在前級(jí)驅(qū)動(dòng)能力允許時(shí)，也可以與有用的輸入端并聯(lián)使用。 TTL + 5V ≥ 1≡ C M O S +3 18 V 采用專用電平移動(dòng)器 40109 VCC VDD TTL門(mén)驅(qū)動(dòng) CMOS門(mén) 電平匹配問(wèn)題 B A amp。 TTL + 5V … … CMOS 門(mén)驅(qū)動(dòng) TTL門(mén) 增加驅(qū)動(dòng)電流問(wèn)題 B A amp。 TTL + 5V … … 4049 4050 40107 2 10 CMOS 門(mén)驅(qū)動(dòng) TTL門(mén) 增加驅(qū)動(dòng)電流問(wèn)題 解： 集成邏輯門(mén)電路應(yīng)用舉例 [例 ] 試改正下圖電路的錯(cuò)誤 ， 使其正常工作 。 目前多用 74LS系列，它的功耗較小，工作頻率一般可用至20MHz；如工作頻率較高，可選用 CT74ALS 系列，其工作頻率一般可至 50MHz。其中 CMOS4000系列一般用于工作頻率 1MHz以下、驅(qū)動(dòng)能力要求不高的場(chǎng)合； HCMOS 常用于工作頻率 20 MHz以下、要求較強(qiáng)驅(qū)動(dòng)能力的場(chǎng)合。 5%)； CMOS 4000 系列可用 3 ~ 15 V； HCMOS系列可用 2 ~ 6 V；CTMOS 系列用 ~ V。 (1)電源電壓的正確使用 (2)輸出端的連接 開(kāi)路門(mén)的輸出端可并聯(lián)使用實(shí)現(xiàn)線與 ，還可用來(lái)驅(qū)動(dòng)需要一定功率的負(fù)載。 使用三態(tài)門(mén)時(shí)，需注意使能端的有效電平。 (3) 閑置輸入端的處理 (4)信號(hào) 的正確使用 TTL 電路輸入端懸空時(shí)相當(dāng)于輸入高電平 ， CMOS 電路多余輸入端不允許懸空。 數(shù)字電路中的信號(hào)有高電平和低電平兩種取值 ， 高電平和低電平為某規(guī)定范圍的電位值 ， 而非一固定值 。 或門(mén)和或非門(mén) 與門(mén)和與非門(mén) 多余輸入端接地或與有用輸入端并接 多余輸入端接正電源或與有用輸入端并接 UIL≤UOFF UIH≥UON UIL≤USL UIH≥USH 通常 以保證有較大的噪聲容限 噪聲容限越大，則電路抗干擾能力越強(qiáng)。 CMOS 傳輸門(mén)既可傳輸數(shù)字信號(hào)，也可傳輸模擬信號(hào)。 常用的組合邏輯模塊 ?加法器 ?比較器 ?編碼器 ?譯碼器 ?數(shù)據(jù)選擇器 ?奇偶校驗(yàn)電路 邏輯關(guān)系 ： Fi = fi (X X … 、 Xn) i = ( … 、 m) X1 X2 Xn … 組合電路 組合電路方框圖 F1 F2 Fm … 常用的組合邏輯模塊 輸入信號(hào) 輸出信號(hào) 特點(diǎn)： 由邏輯門(mén)構(gòu)成， 任意時(shí)刻的輸出僅僅取決于該時(shí)刻的輸入，而與電路原來(lái)的狀態(tài)無(wú)關(guān)。 表明 加法器 用途： 加法器是構(gòu)成計(jì)算機(jī)中算術(shù)運(yùn)算電路的基本單元。 分類 ： 一位加法器 多位加法器 半加器 全加器 串行進(jìn)位加法器 超前進(jìn)位加法器 輸 入 輸 出A B C o S0 00 11 01 10 00 10 11 0真值表： 邏輯式： BAS ??ABC O ?邏輯符號(hào)： 邏輯圖： 全加器 能將低位的進(jìn)位信號(hào)納入計(jì)算的加法器稱為全加器。 缺點(diǎn)：運(yùn)算速度慢，只能用在對(duì)運(yùn)算速度要求不高的場(chǎng)合中。 不 級(jí)聯(lián) 時(shí) ,芯片 74LS83的 CI 端應(yīng)接 低電平 。 74LS83 B3B2B1B0 A3A2A1A0 S3 S2 S1 S0 CI CO 超前進(jìn)位加法器 三、加法器的應(yīng)用 用一片 74LS83把 8421BCD碼轉(zhuǎn)換成余 3碼。 74LS83 B3B2B1B0 A3A2A1A0 S3 S2 S1 S0 C I CO 0 0 1 1 修正值 例 1： 真值表（設(shè)計(jì)一覽表） 74LS83的輸入 74LS83的輸出 8421BCD A3A2A1A0 修正值 B3B2B1B0 2421BCD S3 S2 S1 S0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 解： 用一片 74LS83,附加必要的門(mén)電路將 8421BCD碼轉(zhuǎn)換成 2421BCD 碼。 B2=B1= A3 + A2A0 + A2A1 74LS83 B3B2B1B0 A3A2A1A0 S3 S2 S1 S0 C I CO B2=B1 A1A0 A3A2 00 01 11 10 0 0 0 0 1 1 1 0 1 1 X X X X X X 00 01 10 11 修正電路的設(shè)計(jì) 觀察修正值可知： B3=0； B0=0； B2 =B1 = （ A3A2A1A0） （ A3A2A1A0） m5+m6+m7+m8+m9 約束項(xiàng) ： m10+m11+m12+m13+m14 +m15 =0 比較器 用途： 用來(lái)比較兩個(gè)二進(jìn)制數(shù)的大小。 四位比較器 74LS85： 74LS85 (AB) (A=B) (AB) (ab) (a=b) (ab) B3B2B1B0 A3A2A1A0 四位比較器功能表 ab ab a=b AB AB A=B a3 a2 a1 a0 b3 b2 b1 b0 ab a=b ab AB A=B AB 74LS85應(yīng)用舉例 : 8位數(shù)碼比較器 (A= A7~A0 ,B=B7~B0） a3 a2 a1 a0 b3 b2 b1 b0 ab a=b ab AB A=B AB A3~A0 B3~B0 A7~A4 B7~B4 輸出 編碼器 邏輯功能 ： 把輸入的每一個(gè) 高低電平 （通常是具有特定含義的某種信息） 變成對(duì)應(yīng)的二進(jìn)制代碼。 允許多