基于fpga設(shè)計的功能仿真和時序仿真(編輯修改稿)
2025-02-14 14:59 本頁面
【文章內(nèi)容簡介】 or(7 downto 0)；輸出 CE: in std_logic；使能，低有效 Clk: in std_logic)；時鐘 endAdd。 測試激勵的加載 激勵的加載有四種方法： （1）命令行方式 這種方法是通過在命令行下直接輸入命令給信號加載激勵，然后進(jìn)行仿真。如要對上面的加法器進(jìn)行仿真，則輸入如下命令： Vsim –t ps //加載work 庫中的實(shí)體add，時間分辨率為ps Add wave –hex D1 Add wave –hex D2 Add wave –hex D0 Add wave ce Add wave clk //把信號加載到波形窗口，hex 表示以16進(jìn)制顯示 Force ce 0 //對ce 加激勵為0 Force clk 0 0，1 25 –r 50 //對clk 加載激勵 Force D1 162 //對D1 加載16 進(jìn)制數(shù)2 Force D2 161 //對D2 加載16 進(jìn)制數(shù)1 Run 100 //運(yùn)行100 個時間單位 如果要仿真其它數(shù)據(jù)，在命令行中改變激勵 就可以了，仿真的結(jié)果如圖2 所示。 （2）宏文件法 這種方法相當(dāng)于DOS 的批處理。它把所有的命令保存為以do 為后綴名的文件中，稱為宏文件。執(zhí)行仿真時只要選擇菜單Marco → ExecuteMarco，然后選擇相應(yīng)的宏文件執(zhí)行即可，或者在命令行中輸入do宏文件名。執(zhí)行仿真的結(jié)果如圖2 所示。 （3）測試文件法 上述兩種方法只適合驗(yàn)證數(shù)據(jù)量小的程序，對程序進(jìn)行簡單驗(yàn)證，如果要驗(yàn)證的數(shù)據(jù)量較大， 圖2 仿真結(jié)果 上述兩種方法就比較麻煩，現(xiàn)在被廣泛采用的是測試文件法。這種方法其實(shí)是要設(shè)計者自己編寫測試文件，把要驗(yàn)證的程序當(dāng)成測試程序的一個模塊，在測試文件中對要驗(yàn)證的程序加載激勵。以下就是針對上面加發(fā)器的測試文件： library ieee。 use use entity tb is end tb archit
規(guī)章制度相關(guān)推薦
鄂ICP備17016276號-1