【文章內(nèi)容簡介】 不方便方便設(shè)計方法不靈活有很大的靈活性工具可以不依賴與CAE強烈依賴于CAE圖6 FPGA設(shè)計與傳統(tǒng)IC設(shè)計區(qū)別 本章小結(jié) 本章介紹了CPLD與FPGA的分類方法，詳細做表介紹了一般FPGA的設(shè)計流程,并且比較了FPGA與傳統(tǒng)IC設(shè)計的區(qū)別。通過比較很容易得出FPGA設(shè)計比其它設(shè)計更有優(yōu)勢的結(jié)論。從而在大型電路設(shè)計會考慮FPGA設(shè)計來提高效率。第四章：有限狀態(tài)機的基本概念當前以硬件描述語言為工具，邏輯器件為載體的系統(tǒng)設(shè)計越來越廣泛。在設(shè)計中，狀態(tài)機是最典型、應(yīng)用最廣泛的電路模塊，其運行速度的高效、執(zhí)行時間的確定性和高可靠性方面都顯示出強大的優(yōu)勢。有限狀態(tài)機是一種時序邏輯電路，常用于數(shù)字電路中的控制單元。有限狀態(tài)機中的每一個狀態(tài)對應(yīng)控制單元中的一個控制步驟，有限狀態(tài)機的次態(tài)對應(yīng)控制單元中與每一個控制步驟有關(guān)的轉(zhuǎn)移條件。只要遵循這二條對應(yīng)關(guān)系，就很容易利用有限狀態(tài)機來描述數(shù)字電路系統(tǒng)中的控制單元了。有限狀態(tài)機的輸出信號僅與當前狀態(tài)有關(guān)時，稱為Moore型有限狀態(tài)機。其輸出不僅與當前狀態(tài)有關(guān)，而且與所有的輸入信號有關(guān)時。這樣的狀態(tài)機稱為Mealy型有限狀態(tài)機[8]有限狀態(tài)機可應(yīng)用于各種系統(tǒng)控制，如：微處理機中的總線總裁、微處理機與外設(shè)之間的控制、工業(yè)控制、數(shù)據(jù)的加密與解密，數(shù)字信號與處理中的時序控制等。 有限狀態(tài)機的設(shè)計的一個代碼例子組合邏輯進程中有關(guān)狀態(tài)機的代碼：PROCESS (input, current_state)BEGINCASE current_state ISWHEN state isIF(input=......) THENOutput =value。Next_state=stae1。ELSE.......END IF。WHEN STATE1=IF （input=.....） THENOutput =value。Next_state=state2；ELSE ......END IF。WHEN state2=IF (input=......)THENOuput =value。Next_state=state3。ELSE ......END IF。.......END CASE。END PROCESS；這段代碼做了二件事：對輸出端口賦值和確定狀態(tài)機的下一狀態(tài)。同樣可以看出，它采用順序代碼設(shè)計組合邏輯電路的基本要求，即所有輸入信號必須出現(xiàn)在PROCESS的敏感信號中，并且所有輸入/輸出信號的組合都必須完整列出。在整個代碼中，由于沒有任何信號的賦值是通過其他某個信號的跳變來觸發(fā)的，所以不會生成寄存器。時序邏輯進程主要用于實現(xiàn)狀態(tài)機的狀態(tài)轉(zhuǎn)化。該進程就是保證狀態(tài)機的跳變與時鐘信號同步，保證在時鐘發(fā)生有效跳變時，狀態(tài)機的狀態(tài)發(fā)生變化。時序邏輯進程的代碼如下：PROCESS(reset，clock)BEGINIF(reset=‘1’)THENcurrent_state=state0。ELSE (CLOCK’event and clock=’1’)THENCurrent_state=next_state。END IF。END PROCESS。 本章小結(jié) 本章纖細的介紹了狀態(tài)機的基本內(nèi)容，包括狀態(tài)機包括moore型與mealy型的區(qū)別，并且舉了一個狀態(tài)機的例子。由于狀態(tài)機的啟動必須要有啟動的時序邏輯進程，故本章還對邏輯啟動進程的程序作了些講解。第五章：基于FPGA的采樣狀態(tài)機 設(shè)計總體思路 溫度傳感器AD采樣數(shù)據(jù)顯示圖7 設(shè)計思路框圖本次課題研究的是由溫度傳感器得到數(shù)據(jù)后，怎樣由AD采樣，其中AD采樣使用AD0809。 圖8 ADC0809的元器件內(nèi)部結(jié)構(gòu)圖 采樣模塊的設(shè)計 AD0809的整體功能說明本次設(shè)計采用ADC0809。ADC0809是28引腳雙列直插式，它是8通道a/d轉(zhuǎn)換器，ADC0809是帶8位a/d轉(zhuǎn)換器，8路多路開關(guān)以及微處理機兼容的控制邏輯的cmos組件。它是逐次逼近式A/D轉(zhuǎn)換器，adc0809由一個8路模擬開關(guān)，一個地址鎖存與譯碼組，一個ad轉(zhuǎn)換器和一個三態(tài)三態(tài)鎖存器組成。多路開關(guān)可選通8個模擬通道，允許8路模擬分量分時輸入，共用啊A/D轉(zhuǎn)換器進行轉(zhuǎn)換。三態(tài)輸出鎖存器用于鎖存A/D轉(zhuǎn)換完的數(shù)字量，當oe端為高電平時，才可以從三態(tài)輸出鎖存器取走轉(zhuǎn)換完的數(shù)據(jù)。圖9 ADC0809芯片引腳 0809的引腳功能說明ADC0809主要信號引腳功能說明如下[9]：ALE—地址鎖存信號。對應(yīng)ALE上跳沿時。A,B,C地址狀態(tài)送入地址鎖存器.START—轉(zhuǎn)換啟動信號，該信號上升沿時，復位ADC0809,該信號下降沿時，啟動芯片，開始進行A/D轉(zhuǎn)換。EOC—轉(zhuǎn)換結(jié)束信號。EOC=，EOC=1,轉(zhuǎn)換結(jié)束。使用中該信號狀態(tài)即可作為查詢的狀態(tài)標志，又可作為中斷信號使用。OE—輸出允許信號。用于控制三態(tài)輸出鎖存器向單片機輸出轉(zhuǎn)換得到的數(shù)據(jù)。OE=0,輸出數(shù)據(jù)線呈高阻，0E=1,輸出轉(zhuǎn)換得到的數(shù)據(jù)。圖10 ADC0809的元器件工作時序圖 AD0809的VHDL語言說明ADC0809采樣控制器的程序采用VHDL語言來描述。由前面第二章有限狀態(tài)機的設(shè)計知。該程序語言必定包含二部分：其中一部分REG是時序進程, 它在時鐘信號CLK的驅(qū)動下, 將不斷將next_state中的內(nèi)容賦給current_state, 并由此信號將狀態(tài)變量傳輸給組合進程COM。組合進程COM有兩個功能:首先是狀態(tài)譯碼功能, 即根據(jù)從current_state 信號中獲得的狀態(tài)變量以及來自ADC0809的狀態(tài)線信號EOC來決定下一狀態(tài)的轉(zhuǎn)移方向,即確定次態(tài)的狀態(tài)變量。 其次采樣控制功能, 即根據(jù)current_state中的狀態(tài)變量確定對ADC0809的控制信號線ALE、START、OE等輸出相應(yīng)的控制信號, 在本次設(shè)計中，為便將由ADC0809的std_logic_vector(0,1,...7)中的數(shù)據(jù)輸出口輸出的8位轉(zhuǎn)換數(shù)據(jù)鎖存起來。在采樣結(jié)束后增加一個通過通過LOCK向鎖存器件進程LATCH1發(fā)出鎖存信號的程序描述段[10]。圖11 采樣狀態(tài)機圖12 采樣模塊RTL viewer 分頻模塊 分頻模塊在此此設(shè)計中用到二次，第一次是將系統(tǒng)的高頻變?yōu)檫m當?shù)牡皖l控制采樣的狀態(tài)機的轉(zhuǎn)換，第二次是變?yōu)檫m當?shù)牡皖l控制數(shù)碼管的掃描，使數(shù)碼管上的數(shù)字能夠清楚顯示。圖13 分頻 RTL VIEWER 顯示模塊 本次設(shè)計利用七段譯碼器驅(qū)動七段數(shù)碼管將AD的七個端口的數(shù)據(jù)動態(tài)顯示出來[11]。 圖14 七段譯碼器RTL VIEWER 程序及仿真 程序利用ADC0809采集模擬信號的VHDL語言程序