【文章內容簡介】 EDA系統(tǒng)就能以規(guī)則驅動的方式自動完成整個設計。這樣，新的概念就能迅速有效地成為產品，大大縮短了產品的研制周期。不僅如此，高層次設計只是定義系統(tǒng)的行為特性，可以不涉及實現(xiàn)工藝，因此還可以在廠家綜合庫的支持下，利用綜合優(yōu)化工具將高層次描述轉換成針對某種工藝優(yōu)化的網絡表，使工藝轉化變得輕而易舉。系統(tǒng)級設計的工作流程圖 。首先，工程師按照“自頂向下”的設計方法進行系統(tǒng)劃分。其次，輸入 VHDL 代碼，這是高層次設計中最為普遍的輸入方式。此外，還可以采用圖形輸入方式（框圖，狀態(tài)圖等），這種輸入方式具有直 觀、容易理解的優(yōu)點。第三步是，將以上的設計輸入編譯成標準的 VHDL文件。第四步是進行代碼級的功能仿真，主要是檢驗系統(tǒng)功能設計的正確性。這一步驟適用大型設計，因為對于大型設計來說，在綜合前對源代碼仿真，就可以大大減少設計重復的次數和時間。一般情況下，這一仿真步驟可略去。第五步是，利用綜合器對 VHDL 源代碼進行綜合優(yōu)化處理，生成門級描述的網絡表文件 ,這是將高層次描述轉化為硬件電路的關鍵步驟。綜合優(yōu)化是針對 ASIC 芯片供應商的某一產品系列進行的，所以綜合的過程要在相武漢理工大學ＦＰＧＡ課程設計 8 應的廠家綜合庫支持下才能完成。第六步是，利用產生 的網絡表文件進行適配前的時序仿真，仿真過程不涉及具體器件的硬件特性，是較為粗略的。一般的設計，也可略去這一仿真步驟。第七步是利用適配器將綜合后的網絡表文件針對某一具體的目標器件進行邏輯映射操作，包括底層器件配置、邏輯分割、邏輯優(yōu)化、布局布線。第八步是在適配完成后，產生多項設計結果： (1)適配報告，包括芯片內部資源利用情況，設計的布爾方程描述情況等； (2)適配后的仿真模型； (3)器件編程文件。根據適配后的仿真模型，可以進行適配后的時序仿真，因為已經得到器件的實際硬件特性（如時延特性），所以仿真結果能比較精確地 預期未來芯片的實際性能。如果仿真結果達不到設計要求，就需要修改 VHDL 源代碼或選擇不同速度和品質的器件，直至滿足設計要求；最后一步是將適配器產生的器件編程文件通過編程器或下載電纜載入到目標芯片 FPGA 或 CPLD 中。如果是大批量產品開發(fā)，則通過更換相應的廠家綜合庫，輕易地轉由 ASIC 形式實現(xiàn)。 圖 系統(tǒng)級設計的工作流程 綜上所述， EDA 技術是電子設計領域的一場革命，目前正處于高速發(fā)展階段，每年都有新的 EDA 工具問世。廣大電子工程人員掌握這一先進技術，這不僅是提高設計效率的需要，系 統(tǒng) 劃 分V H D L 代 碼 或 圖 形 方式 輸 入編 譯 器代 碼 級 功 能 仿 真綜 合 器適 配 前 時 序 仿 真適 配 器器 件 編 程 文 件C P L D / F P G AP 實 現(xiàn)適 配 后 仿 真模 型適 配 后 時 序仿 真適 配 報 告A S I C 實 現(xiàn)廠 家 綜 合 庫武漢理工大學ＦＰＧＡ課程設計 9 更是我國電子工業(yè)在世界市 場上生存、競爭與發(fā)展的需要，正因 EDA 在設計控制系統(tǒng)中的這些特點，在電梯控制電路上采用 EDA 技術進行開發(fā)，越來越受到人們的重視。 QuartusII 軟件介紹 Altera 公司的 QuartusII 軟件提供了可編程片上系統(tǒng)（ SOPC）設計的一個綜合開發(fā)環(huán)境。Quartus II 開發(fā)工具人機界面友好、易于使用、性能優(yōu)良，并自帶編譯、仿真功能。QuartusII 軟件支持 VHDL 和 Verilog 硬件描述語言的設計輸入、基于圖形的設計輸入方式以及集成系統(tǒng)級設計工具。 QuartusII 軟件可以將設計、綜合、布 局和布線以及系統(tǒng)的驗證全部都整合到一個無縫的環(huán)境之中，其中也包括和第三方 EDA 工具的接口。 QuartusII 設計軟件根據設計者需要提供了一個完整的多平臺開發(fā)環(huán)境，它包含整個 FPGA 和 CPLD 設計階段的解決方案。在實際應用設計中，對程序原理性及可執(zhí)行性的驗證主要集中在程序修改階段，尤其在處理的數據復雜、繁多時， Quartus II 自帶的波形輸入仿真就很難實現(xiàn)程序的驗證，而且輸出的數據不能方便的以波形圖示直觀的呈現(xiàn)，給程序設計者在校驗程序階段帶來了很多的不便。再有，在很多數字電路設計中，考慮成本的問題， FPGA 實現(xiàn)的往往是設計的核心部分，而很多的外圍電路如 A/D 轉換器、 D/A 轉換器等仍然使用傳統(tǒng)的接口芯片來實現(xiàn)。而 QuartusII 設計只是針對數字信號，并不支持模擬量的輸入。而僅僅為了便于程序的驗證而用 FPGA 實現(xiàn)這些外圍電路，會大大延長程序的開發(fā)周期，更會增大開發(fā)的成本。而 MATLAB 具有強大的運算功能，可以容易的實現(xiàn) A/D、 D/A 轉換等外圍電路功能，并能以波形形式將結果直觀地呈現(xiàn)，極大地方便了程序設計人員設計應用系統(tǒng)。 武漢理工大學ＦＰＧＡ課程設計 10 第三章 總體方案設計 設計的目的 針對我國樓層層數的基本水平，本著“一 理通，百理明”的原則，本設計希望通過簡單的六層電梯控制器的設計，為廣大電梯設計者提供一個基礎。針對目前中小型電梯所能實現(xiàn)的功能，本控制器虛擬實現(xiàn)以下功能： 指示電梯所在樓層 電梯基本運行 關門延時設置 提前關門設置 超載報警 故障報警 設計要求 六層電梯控制器將實現(xiàn)的功能： (1)每層電梯入口處設有上下請求開關，電梯內設有顧客到達層次的停站請求開關。 (2)設有電梯入口處位置指示裝置及電梯運行模式 (上升或下降 )指示裝置。 (3)電梯每秒升 (降 )一層樓。 (4)電梯到達有停站請求的樓層，經過 1 秒電梯門 打開，開門指示燈亮，開門 4 秒后，電梯門關閉 (開門指示燈滅 )，電梯繼續(xù)進行，直至執(zhí)行完最后一個請求信號后停留在當前層。 (5)能記憶電梯內外所有請求，并按照電梯運行規(guī)則按順序響應，每個請求信號保留至執(zhí)行后消除。 (6)電梯運行規(guī)則：當電梯處于上升模式時，只響應比電梯所在位置高的上樓請求信號，由下而上逐個執(zhí)行，直到最后一個上樓請求執(zhí)行完畢；如果高層有下樓請求，則直接升到由下樓請求的最高層，然后進入下降模式。當電梯處于下降模式時則與上升模式相反。 (7)電梯初始狀態(tài)為一層開門狀態(tài)。 武漢理工大學ＦＰＧＡ課程設計 11 設計的基礎依據 現(xiàn)代電 子設計技術的核心是 EDA 技術?；?EDA 技術開發(fā)的實現(xiàn)六層電梯自動控制與目前主流的利用可編程邏輯控制器實現(xiàn)電梯控制緊密相連。硬件描述語言是 EDA 技術的重要組成部分， VHDL 是作為電子設計主流硬件的描述語言。使用 VHDL 語言進行程序設計，在 QuartusII 軟件上對程序進行編譯、仿真。在 MAX2win 平臺上開發(fā)具有易學易懂、控制靈活方便、抗干擾能力強、運行穩(wěn)定可靠等優(yōu)點。 語言介紹 VHDL（ Very High Speed Integrated Circuit Hardware Description Language）語言于 1983年由美國國防部發(fā)起創(chuàng)建，由電工和電子工程師協(xié)會（ the institute of electrical and electronics engineer）進一步發(fā)展并在 1987 年作為“ IEEE1076”發(fā)布。 從此， VHDL 成為硬件描述語言的業(yè)界標準之一。 VHDL 作為一個規(guī)范語言和建模語言，具有很強的電路描述和建模能力，能從多個層次對數字系統(tǒng)進行建模和描述，從而大大簡化了硬件設計任務，提高了設計效率和可靠性。VHDL 具有與具體硬件電路無關和設計平臺無關的特性，并且 具有良好的電路行為描述和系統(tǒng)描述的能力，并在語言易讀性和層次化結構化設計方面，表現(xiàn)了強大的生命力和應用潛力。 VHDL 的特點 應用 VHDL 進行系統(tǒng)設計，有以下幾方面的特點 ： 功能強大 ： VHDL 具有功能強大的語言結構。它可以用明確的代碼描述復雜的控制邏輯設計。并且具有多層次的設計描述功能，支持設計庫和可重復使用的元件生成。 VHDL 是一種設計、仿真和綜合的標準硬件描述語言。 可移植性 ： VHDL 語言是一個標準語言，其設計描述可以為不同的 EDA 工具支持。它可以從一個仿真工具移植到另一個仿真工具，從一個 綜合工具移植到另一個綜合工具，從一個工作平臺移植到另一個工作平臺。此外，通過更換庫再重新綜合很容易移植為 ASIC 設計。 武漢理工大學ＦＰＧＡ課程設計 12 獨立性 ： VHDL 的硬件描述與具體的工藝技術和硬件結構無關。設計者可以不懂硬件的結構，也不必管最終設計實現(xiàn)的目標器件是什么，而進行獨立的設計。程序設計的硬件目標器件有廣闊的選擇范圍，可以是各系列的 CPLD、 FPGA 及各種門陣列器件。 可操作性 ： 由于 VHDL 具有類屬描述語句和子程序調用等功能，對于已完成的設計，在不改變源程序的條件下，只需改變端口類屬參量或函數，就能輕易地改變設計的規(guī)模和結構。 靈活性 ： VHDL 最初是作為一種仿真標準格式出現(xiàn)的，有著豐富的仿真語句和庫函數。使其在任何大系統(tǒng)的設計中，隨時可對設計進行仿真模擬。所以，即使在遠離門級的高層次（即使設計尚未完成時），設計者就能夠對整個工程設計的結構和功能的可行性進行查驗，并做出決策。 VHDL 的設計步驟 采用 VHDL 的系統(tǒng)設計，一般有以下 6 個步驟。 （ 1） 要求的功能模塊劃分； （ 2） VHDL 的設計描述（設計輸入）； （ 3） 代碼仿真模擬（前仿真）； （ 4） 計綜合、優(yōu)化和布局布線； （ 5） 布局布線后的仿真模擬（后仿真）； （ 6） 設 計的實現(xiàn)（下載到目標器件）。 VHDL 語言編程格式 （ 1）一個完整的 VHDL 程序是以下五部分組成的： 庫（ LIBRARY）：儲存預先已經寫好的程序和數據的集合。 程序包（ PACKAGE）：聲明在設計中將用到的常數、數據類型、元件及子程序。 實體（ ENTITY）：聲明到其他實體或其他設計的接口，即定義本定義的輸入輸出端口。 構造體（ ARCHITECTUR）：定義實體的實現(xiàn)。 電路的具體描述配置（ CONFIGURATION）：一個實體可以有多個構造體，可以通過配置 來為實體選擇其中一個構造體。 武漢理工大學ＦＰＧＡ課程設計 13 （ 2）實體 實體（ ENTITY）是 VHDL 設計中最其本的組成部分之一（另一個是結構體）， VHDL 表達的所有設計均與實體有關。實體類似于原理圖中的一個部件符號，它并不描述設計的具體功能，只是定義所需的全部輸入 /輸出信號。實體格式如下： ENTITY 實體名 IS [GENERIC（常數名：數據類型 [：設定值 ]） ] 類屬說明 PORT 端口說明 （端口信號名 1；模式 類型；端口信號名 2： 模式 類型；端口信號名 3：模式 類型；端口信號名 4：模式 類型語句或常量定義申 明實體語句 END 實體名； （ 3）結構體 所有能被仿真的實體都由結構體（ ARCHITECTURE）描述，即結構體描述實體的結構或行為，一個實體可以有多個結構體，每個結構體分別代表該實體功能的不同實現(xiàn)方案。 結構體格式： ARCHITECTURE 結構體名 OF 實體名 IS [定義語句（元件例化）； ] BEGIN 并行處理語句； END 結構體名； 武漢理工大學ＦＰＧＡ課程設計 14 第四章 電梯控制設計方案 電梯 控制器的總體設計方案 控制器的功能模塊如圖 所示，包括主控制器、樓層選擇器、狀態(tài)顯示器、譯碼器和樓層顯示器。乘客在電梯中選擇所要到達的樓層，通過主控制器的處理，電梯開始運行，狀態(tài)顯示器顯示電梯的運行狀態(tài)，電梯所在樓層數通過譯碼器譯碼從而在樓層顯示器中顯示。由于其他模塊相對簡單很多，所以主控制器是核心部分。 圖 電梯控制流程圖 狀 態(tài) 顯 示 主 控 制 器樓 層 選擇 器譯 碼 器 樓 層 顯 示武漢理工大學ＦＰＧＡ課程設計 15 電梯運行控制流程圖如下 電梯運行控制流程圖如下 圖 電梯運行控制流程圖 開 始電 梯 是 否 復 位用 戶 輸 入 程 序 段是 否 在 開 關 門是 否 空 閑是 否 處 于 上 行是 否 處 于 下 行結 束電 梯 復 位 程 序開 關 門 程 序是 否 上 行 召 換 是 否 下 行 召 換定 上 行 指 示 定 下 行 指 示執(zhí) 行 運 行 程 序 段執(zhí) 行 運 行 程 序 段否是否 否否否是是是是否是是武漢理工大學ＦＰＧＡ課程設計 16 六層電梯控制器的設計思路 電梯控制器運用狀態(tài)機的設 計方法，思路比較清晰?？梢詫㈦娞莸却拿棵腌娨约伴_門、關門都看成一個獨立的狀態(tài) [2]。由于電梯又是每秒上升或下降一層，所以就可以通過一個統(tǒng)一的 1 秒為周期的時鐘來觸發(fā)狀態(tài)機。根據電梯的實際工作情況，可以把狀態(tài)機設置 7個狀態(tài)，分別是“電梯停留在第 1 層”、“開門”、“關門”、 “開門等待 4 秒”、“上升”、“下降”和“停止狀態(tài)”。