基于matlab的組合邏輯電路設(shè)計(jì)和仿真(編輯修改稿)
2025-03-12 10:59 本頁面
【文章內(nèi)容簡介】 mulink 提供了一些按功能分類的基本的系統(tǒng)模塊，用戶只需要知道這些模塊的輸入輸出及模塊的功能，而不必考察模塊內(nèi)部是如何實(shí)現(xiàn)的，通過對這些基本模塊的調(diào)用，再將它們連接起來就可以構(gòu)成所需要的系統(tǒng)模型（以 .mdl 文件進(jìn)行存?。M(jìn)而進(jìn)行仿真與分析。 4 組合邏輯電路原理及其功能 根據(jù)邏輯功能的不同 ,數(shù)字電路分為兩大類 :一類是組合邏輯電路 ,另一類是時(shí)序邏輯電路。在組合電路中 ,任意時(shí)刻的輸 出僅取決于該時(shí)刻的輸入，與電路的原始狀態(tài)無關(guān)。常見的組合邏輯電路有數(shù)據(jù)選擇器、編碼器、譯碼器、數(shù)據(jù)分配器、數(shù)據(jù)比較器等典型的中規(guī)模組合邏輯器件。 組合邏輯電路的結(jié)構(gòu)具有以下特點(diǎn)：輸出輸入之間沒有反饋延遲通路；電路中不含有記憶功能的元件。 編碼和譯碼在數(shù)字技術(shù)中是一種常用的方法，通過編碼和譯碼可解決家電、工業(yè)和工程上的許多問題。 8 線 3 線 編碼器 以 8 線 3 線優(yōu)先編碼器為例，其邏輯功能真值表如表 41 所示 ， 表 41 8 線 3 線優(yōu)先編碼器 真值表 輸入 輸出 EI A7 A6 A5 A4 A3 A2 A1 A0 B2 B1 B0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 0 1 1 1 0 1 0 0 1 1 0 1 1 0 0 0 1 1 0 0 1 0 0 0 0 1 0 1 1 1 0 0 0 0 0 1 0 1 0 1 0 0 0 0 0 0 1 0 0 1 1 0 0 0 0 0 0 0 1 0 0 0 5 從功能表中可以看出，該編碼器有 8 個(gè)信號輸入端， 3 個(gè)二進(jìn)制輸出端 ，輸入和輸出均以高電平作為有效電平，而且輸入優(yōu)先級別的次序依次為 A7,A6,A5,A4,A3,A2,A1,A0。此外為方便多個(gè)芯片連接起來擴(kuò)展電路的功能，還設(shè)置了高電平有效地輸入使能端 EI。 3 線 8 線 譯碼器 74HC138 是 3 線 8 線譯碼器，其功能表如表 42 所示 ： 表 42 3 線 8 線譯碼器 真值表 輸入 輸出 EI A2 A1 A0 B7 B6 B5 B4 B3 B2 B1 B0 0 1 1 1 1 1 1 1 1 1 0 0 0 1 1 1 1 1 1 1 0 1 0 0 1 1 1 1 1 1 1 0 1 1 0 1 0 1 1 1 1 0 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 0 0 1 1 1 0 1 1 1 1 1 1 0 1 1 1 0 1 1 1 1 1 1 1 1 0 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 譯碼器有 3 個(gè)二進(jìn)制輸入端 A A A0，它們共有 8 中狀態(tài)的組合，即可譯出 8 個(gè)輸出信號 B7~B0， 輸出為低電平有效。 當(dāng) EI=1 時(shí)， 譯 碼器工作；而當(dāng) EI=0 時(shí)，禁止 譯碼器工作 。 4 線 16 線 譯碼器 利用兩片 3 線 8 線譯碼器和一個(gè)反相器可以構(gòu)成 4 線 16 線 譯碼器其真值表如 表 43 所示： 顯示 譯碼器 發(fā)光二極管數(shù)碼管是用發(fā)光二極管構(gòu)成顯示數(shù)碼的筆劃來顯示數(shù)字，由于發(fā)二極管會發(fā)光，故 LED 數(shù)碼管適用于各種場合。 下面介紹一種常用的 CMOS 七段譯碼器，其真值表如表 44 所示。 6 表 43 4 線 16 線譯碼器 真值表 輸入 輸出 A3 A2 A1 A0 B15 B14 B13 B12 ┈ B4 B3 B2 B1 B0 0 0 0 0 1 1 1 1 ┈ 1 1 1 1 0 0 0 0 1 1 1 1 1 ┈ 1 1 1 0 1 0 0 1 0 1 1 1 1 ┈ 1 1 0 1 1 0 0 1 1 1 1 1 1 ┈ 1 0 1 1 1 0 1 0 0 1 1 1 1 ┈ 0 1 1 1 1 ┆ ┆ ┆ ┆ ┆ ┆ ┆ ┆ ┆ ┆ ┆ ┆ ┆ ┆ 1 0 1 1 1 1 1 1 ┈ 1 1 1 1 1 1 1 0
試題試卷相關(guān)推薦
鄂ICP備17016276號-1