【正文】 temp = 839。b0。 end else if(negedge_RXD) begin //接收到串口接收線 rs232_rx 的下降沿標(biāo)志信號(hào) bps_start_r = 139。~rxd1。b1。 reg rxd1,rxd2,rxd3,rxd4。 使用 verilogHDL 硬件語(yǔ)言描述 UART 接收模塊的完整代碼如下： module uart_recive(clk,clr,bps,bps_start,RXD,parallel_out,indicate_rec)。b1。 else t=t+139。d433。為精確采樣，防止上升沿或下降沿出現(xiàn)斜坡現(xiàn)象。 RXD 和 TXD 分別是接收模塊數(shù)據(jù)線和發(fā)送模塊數(shù)據(jù)線。一旦需要發(fā)送數(shù)據(jù)，則首先向ＴＸＤ引腳輸出低電平作為起始位，表示１幀數(shù)據(jù)的開(kāi)始。在發(fā)送器空閑時(shí) ,數(shù)據(jù)線保持在邏輯高電平狀態(tài)。 本文提出一種基于 FPGA 的 UART 模塊設(shè)，本文設(shè)計(jì)的 UART 符合 RS232串行通信 標(biāo)準(zhǔn)。 關(guān)鍵詞： FPGA, UART ,verilogHDL ,RS232 II ABSTRACT UART, because of its high reliability, long transmission distance and the simple line, moreover mainly used in munication between device with RS232 interface. Thus it is being more extensive serial data munication circuit. But now most of the integrated UART chips used in munications, have faults of high cost and poor portability. The circuit of the chip is plex. This paper presents a method that UART function will be integrated in FPGA chip, It can makesystem more pact, flexible, reliable and stable. All functions of module are based on verilogHDL hardware description language. Keywords: FPGA, UART, verilogHDL, RS232 III 目 錄 摘 要 .................................................................................................................... I ABSTRACT .................................................................................................................. II 目 錄 ..................................................................................................................... III 第一章 緒 論 .......................................................................................................... 1 第二章 UART 簡(jiǎn)介 .................................................................................................... 2 第三章 UART 功能設(shè)計(jì) ............................................................................................... 3 波特率發(fā)生模塊 ........................................................................................... 3 波特率接收模塊 ........................................................................................... 5 UART 發(fā)送模塊 ............................................................................................ 8 第四章 頂層電路及實(shí)驗(yàn)數(shù)據(jù) ................................................................................... 11 第五章 結(jié) 論 .......................................................................................................... 12 致 謝 .................................................................................................................. 13 參考文獻(xiàn) ................................................................................................................. 14 1 第 一 章 緒 論 通用異步收發(fā)器（ universal asynchronous receiver transmitter, UART）盡管自20 世紀(jì) 70 年代就已出現(xiàn)，但因其簡(jiǎn)單可靠，目前仍是一種使用廣泛的串行通信接口。 RXD是 UART 接收端 ,為輸入 。一般情況ＵＡＲＴ每一數(shù)據(jù)幀，依次由起始位（１位）、數(shù)據(jù)位（５～８位），奇偶校驗(yàn)位（可選的１位）以及停止位（１～２位）組成。 RS232 連接方式采用了 9 芯的連接座與計(jì)算機(jī)進(jìn)行連接， FPGA 與 RS232 連接座之間采用電平轉(zhuǎn)換芯片 MAX232以實(shí)現(xiàn) TTL/COMS 電平之間的轉(zhuǎn)換 FPGA 實(shí)現(xiàn) UART 的核心功能。 本設(shè)計(jì)采用系統(tǒng)時(shí)鐘頻率 50Mhz，目的是為了在接收時(shí)進(jìn)行精確的采樣，以提取異步的串行數(shù)據(jù)。 input clk,clr。b0。 else if(t==baud_115200_hamp。 UART 接受模塊和時(shí)序仿真波形如圖 5 和圖 6 所示。 6 output indicate_rec。 rxd3=139。 end end assign negedge_RXD = rxd4amp。bz。d10) begin //接收完有用數(shù)據(jù)信息 7 bps_start_r = 139。d0。d1:rx_temp_data[0]=RXD。d5:rx_temp_data[4]=RXD。 endcase end else if(num==439。 圖 7 UART 發(fā)送模塊 圖 8 UART 發(fā)送模塊時(shí)序仿真波形 發(fā)送模塊時(shí)序仿真波形如圖 8 所示，測(cè)試的并行發(fā)送數(shù)據(jù)為“ 0111 0111”，發(fā)送模塊輸出數(shù)據(jù)為 0111011101，其中 1 位開(kāi)始位， 8 位數(shù)據(jù)， 1 位停止位。 always(posedge clk or negedge clr) begin if(!clr) begin indicate1=139。 indicate3=indicate2。b0。 indicate_send_r=139。 reg TXD_r。d0:TXD_r=139。 439。 439。d10) counter=439。經(jīng)驗(yàn)與交流， 2020（ 2） . 3. [3] 董秀潔，付凱 . 基于 FPGA 的 UART 設(shè)計(jì)與實(shí)現(xiàn) . 中原工學(xué)院學(xué)報(bào) ,2020(4):232. 4. [4] 高軍建 ,苗志英 . 基于 FPGA 的 UART 模塊化設(shè)計(jì) . 價(jià)值工程 ,2020(3). 5. [5] 謝 謝 . 基于 FPGA 的 UART 設(shè)計(jì) . 電子設(shè)計(jì)工程 ,2020(8):2016. 15 附件 1： 大學(xué)本科畢業(yè)論文（設(shè)計(jì)）工作程序 工作程序及要求 完成時(shí)間 第一階段（準(zhǔn)備階段） （一） 確定題目和指導(dǎo)教師 （系）成立畢業(yè)論文（設(shè)計(jì)）領(lǐng)導(dǎo)小組； （系）向教師（具有講師以上職稱或具有研究生學(xué)歷的助教）分派指導(dǎo)論文（設(shè)計(jì)）任務(wù)，院（系）公布備選題目一覽表； （系）召開(kāi)指導(dǎo)教師和學(xué)生參加的畢業(yè)論文（設(shè)計(jì)）布置大會(huì)； 、學(xué)術(shù)特長(zhǎng)選定論文題目， 確定指導(dǎo)教師，也可與指導(dǎo)教師協(xié)商后確定論文題目 ； （系）將選題結(jié)果匯總成表，報(bào)教務(wù)處實(shí)踐教學(xué)科備案。 （八） 組織答辯 學(xué)院（系）成立答辯委員會(huì)，組織答辯小組對(duì)學(xué)生進(jìn)行論文答辯，答辯日程安排通知教務(wù)處，并做好答辯記錄，給出答辯成績(jī)。 3. 題 目 論文（設(shè)計(jì)）題目要 恰當(dāng)、簡(jiǎn)明 、凝練，能夠 反映論文 的主題及其 內(nèi)容，做到文、題貼切。排除在本學(xué)科領(lǐng)域已成為常識(shí)的內(nèi)容，不得重復(fù)題 目 中已有的信息。關(guān)鍵詞不宜用非通用的代號(hào)和分子式。 (2)正文 正文 是對(duì)研究工作 與研究?jī)?nèi)容 的詳細(xì)表述 ， 一般由標(biāo)題、文字、表格或公式等部分組成。如不可能導(dǎo)出應(yīng)有的結(jié)論，也可以沒(méi)有結(jié)論而進(jìn)行必要的討論 ， 闡述本課題研究中存在的問(wèn)題及進(jìn)一步開(kāi)展研究的建議。 文后參考文獻(xiàn)的編寫(xiě)方式，是依正文中參考文獻(xiàn)序號(hào)的次序排列所有的參考文獻(xiàn)，且一個(gè)參考文獻(xiàn)只能出現(xiàn)一次。 1 材料與方法 （仿宋體四號(hào)） 1． 1 （黑體小四號(hào)） （ 小四宋體） 。 注： 由于 網(wǎng)站資料 權(quán)威性不確定，且目前中國(guó)期刊網(wǎng)和電子圖書(shū)資源很豐富，故 網(wǎng)站資料 不得 作為 畢業(yè)論文（設(shè)計(jì)）的 參考文獻(xiàn) 文獻(xiàn)類型標(biāo)志說(shuō)明： 普通圖書(shū) M ，會(huì)議記錄 C，匯編 G，報(bào)紙 N，期刊 J，學(xué)位論文 D，報(bào)告 R，標(biāo)準(zhǔn) S，專利 P，數(shù)據(jù)庫(kù) DB，計(jì)算機(jī)程序 CP。 （ 2） （宋體小四號(hào)） …… 2． （楷體小四號(hào)） …… （二） （黑體小四號(hào)） …… 二、 （楷體四號(hào)） （一） （黑體小四號(hào)） 1． （楷體小四號(hào)） （ 宋體小四） 。一份裝入學(xué)生檔案；一份按此表、開(kāi)題報(bào)告、中期檢查表、成績(jī)?cè)u(píng)定表、論文正文的順序裝訂成冊(cè)，留院（系）存檔。 第七條 各主要環(huán)節(jié)的時(shí)間安排如下： （一）選題。學(xué)院（系）應(yīng)在第十一周前進(jìn)行一次中期檢查，了解論文（設(shè)計(jì)）研究、寫(xiě)作等進(jìn)展情況，及時(shí)協(xié)調(diào)、處理畢業(yè)論文寫(xiě)作過(guò)程中的有關(guān)問(wèn)題。 第三章 指導(dǎo)教師資格及職責(zé) 第八條 畢業(yè)論文（設(shè)計(jì)）實(shí)行指導(dǎo)教師負(fù)責(zé)制，每位指導(dǎo)教師指導(dǎo)的學(xué)生原則上不應(yīng)超過(guò) 10 人。 （二）嚴(yán)格遵守校內(nèi)資料查詢、實(shí)驗(yàn)操作等方面的規(guī)章制度，在校外進(jìn)行畢業(yè)論文（設(shè)計(jì)）的，還要同時(shí)遵守所在單位的有關(guān)規(guī)章制度。 （三）指導(dǎo)教師或?qū)W生感興趣的問(wèn)題。 第十八條 參加答辯的學(xué)生應(yīng)向答辯小組匯報(bào)畢業(yè)論文（設(shè)計(jì)）工作情況和內(nèi)容概要，回答答辯小組成員的提問(wèn)。 第二十二條 評(píng)閱教師應(yīng)從以下四個(gè)方面評(píng)定成績(jī)： （一）選題的價(jià)值與合理性。 第二十五條 各學(xué)院（系）畢業(yè)論文（設(shè)計(jì)）優(yōu)秀、良好等級(jí)人數(shù)原則上分別控制在當(dāng)年本學(xué)院（系）本專業(yè)畢業(yè)生人數(shù)的 15%、 55%左右 。 （三）論證過(guò)程的合理性與結(jié)果的正確性。 第十九條 學(xué)生不參加論文（設(shè)計(jì)）答辯或答辯不通過(guò)者，其論文（設(shè)計(jì)）成績(jī)即為不及格。 第十五條 畢業(yè) 論文（設(shè)計(jì)）題目一般先由指導(dǎo)教師提出，經(jīng)教研室主任審核，報(bào)學(xué)院（系）分管領(lǐng)導(dǎo)批準(zhǔn)后，方可列入選題目錄，并向?qū)W生公布。套用或抄襲他人成果者，按作弊處理。 第九條 具有講師（或相