【正文】 .................. 9 顯示位數(shù) ......................................................................................................................... 11 4 整體設計電路圖與仿真結果分析 ............................................................................................ 12 整體設計電路圖 ............................................................................................................. 12 仿真結果 ......................................................................................................................... 12 仿真結果分析 ................................................................................................................. 13 5 小結與體會 ................................................................................................................................ 13 參考文獻 ....................................................................................................................................... 15 武漢理工大學《能力拓展訓練》課程設計說明書 1 摘要 BCD 碼亦稱二進碼十進數(shù)或二 十進制 代碼。相對于一般的浮點式記數(shù)法，采用 BCD 碼，既可保存數(shù)值的精確度，又可免卻使電腦作浮點運算時所耗費的時間。 architecture fun of bin2bcd is begin process (din) is begin case din is when00000000=bcd=000000000000。 when00001000=bcd=000000001000。 when01100100=bcd=000100000000。 when11111010=bcd=001001010000。 end case。 end bcd。y1=0000。 when000000000101=y0=0101。y2=0000。 。 when001001001000=y0=1000。y2=0010。y1=0101。 when others=y0=0000。 use ieee 。 begin sel=count。 case count is when000=daout=y0。 entity deled is port(num:IN std_logic_vector(3 downto 0)。 DP:OUT std_logic )。 F=led(1)。 use 。 5 小結與體會 經(jīng)過一個星期的努力終于把整個 課程設計給全部完成了， 途中經(jīng)歷了各種艱辛，也出現(xiàn)了各種錯誤，在自己的努力和同學的幫助下也一一克服，更加明白了一個道理，那就是要想做好一件事情，必須真正的付出才行。 剛拿到本次課程設計的題目時，感覺應該挺簡單的， 2— 10 進制的轉化應該用一些芯片就可以解決了，但是當我真正的深入進去做的時候發(fā)現(xiàn)還是有很大的問題的，在 quartus環(huán)境下一些芯片并沒有那么好實現(xiàn)，只能每個過程每個過程的進行編程，在此又遇到另一個問題那就是在 quartus 環(huán)境下只有兩種語言可以 使用，即 verilog 和 VHDL，但是這兩種語言對我來說也是全新的，以前從來沒有用到過的語言，所以又得從新學起，又是各種資料滿天飛，經(jīng)過一段時間之后也算終于初步了解了這門語言，雖然編程起來還是會有困難，武漢理工大學《能力拓展訓練》課程設計說明書 14 但是總也算磕磕絆絆的編了出來，當我把所有的程序都編完 的時候心里非常高興，以為終于可以告一段落了，但是后來編譯的時候發(fā)現(xiàn)還是有很多錯誤，然后又經(jīng)歷了漫長而且痛苦的改程序的過程，在不知道改了多少次之后程序終于算是改正確了，然后編譯完成，程序完全正確，心里的石頭終于算是落下來了，當時的心情真是相當舒暢，說明經(jīng)過自己 的努力后完成的事情還是很值得驕傲的。 Q :OUT std_logic_vector(7 downto 0) )。 DP=39。 ARCHITECTURE fun OF DELED IS signal led:std_logic_vector(6 downto 0)。 B:OUT std_logic。 when010=daout=y2。event and clk2=39。 entity seltime is port( clk2