可編程邏輯器件(存儲版)
【正文】 0MHz 的頻率工作。技術(shù)參數(shù)如下：串行連接功能：PCIe：8通道插卡連接器SFP：2個收發(fā)器模塊端口（SFP 模塊未包含在內(nèi)）G_Ethernet：2個千兆網(wǎng)端口SATA：1個串行 ATA 磁盤驅(qū)動器接口連接器（SATA 電纜未包含在內(nèi)）SMA：4對用于實現(xiàn)板外 GTP 收發(fā)器連接功能的 SMA 端口，其中2對SMA RX，2對SMA TXUSB：1個 USB 端口（USB 接口電纜未包含在內(nèi)）并行擴展插座兩個samtec 高速擴展插座，每個插座提供120個并行IO。由于擁有這些功能, LatticeECP3 FPGA系列非常適合于大批量的成本和功耗敏感的無線基礎(chǔ)設(shè)施和有線接入設(shè)備的開發(fā),以及視頻和圖像方面的應(yīng)用。擁有三速率支持功能且無需采用任何過采樣技術(shù),能盡可能少地消耗功率。邏輯密度的范圍從17K LUT到149K LUT,用戶的I / O數(shù)目高達586個。CPLD控制并行FLASH進行FPP方式FPGA配置以適應(yīng)各種快速啟動應(yīng)用，支持多個分頁的配置空間，讓平臺能保存多種硬件電路配置。此外，CPLD/FPGA還具有靜態(tài)可重復編程或在線動態(tài)重構(gòu)特性，使硬件的功能可象軟件一樣通過編程來修改，不僅使設(shè)計修改和產(chǎn)品升級變得十分方便，而且極大地提高了電子系統(tǒng)的靈活性和通用能力。PLD/FPGA開發(fā)軟件已經(jīng)發(fā)展的相當完善，用戶甚至可以不用詳細了解PLD的內(nèi)部結(jié)構(gòu)，也可以用自己熟悉的方法：如原理圖輸入或HDL語言來完成相當優(yōu)秀的PLD設(shè)計。 PLD是電子設(shè)計領(lǐng)域中最具活力和發(fā)展前途的一項技術(shù)，它的影響絲毫不亞于70年代單片機的發(fā)明和使用。有的資料把可擦除的PLD都統(tǒng)稱為EPLD，但更一般的是指繼PAL、GAL之后推出的一代集成度遠高于PAL、GAL，但相對CPLD和FPGA較低的可擦除的可編程邏輯器件。PLD使硬件也能象軟件一樣實現(xiàn)升級，因而被認為使硬件革命。典型的PLD由一個“與”門和一個“或”門陣列組成，而任意一個組合邏輯都可以用“與—或”表達式來描述，所以， PLD能以乘積和的形式完成大量的組合邏輯功能。 應(yīng)用PLD設(shè)計電路時，需選擇合適的軟硬件平臺（開發(fā)系統(tǒng)）。它們的與陣列（即地址譯碼器）是固定的，并且將所有輸入變量的最小項全部譯出了。通過軟件仿真，我們可以事先驗證設(shè)計的正確性。EEPROM工藝的PLD密度小，多用于5,000門以下的小規(guī)模設(shè)計，適合做復雜的組合邏輯，如譯碼。 縱觀現(xiàn)場可編程邏輯器件的發(fā)展歷史，其之所以具有巨大的市場吸引力，根本在于：FPGA不僅可以解決電子系統(tǒng)小型化、低功耗、高可靠性等問題，而且其開發(fā)周期短、開發(fā)軟件
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1