可編程邏輯器件-wenkub
2023-07-13 18:00:56 本頁面
【正文】 大縮短了產(chǎn)品開發(fā)、上市的時(shí)間，降低了開發(fā)成本。EEPROM工藝的PLD密度小，多用于5,000門以下的小規(guī)模設(shè)計(jì)，適合做復(fù)雜的組合邏輯，如譯碼。 開發(fā)PLD需要了解兩個(gè)部分,PLD/FPGA開發(fā)軟件和PLD/FPGA本身。通過軟件仿真，我們可以事先驗(yàn)證設(shè)計(jì)的正確性。三、PLD發(fā)展現(xiàn)狀PLD和FPGA的功能基本相同，只是實(shí)現(xiàn)原理略有不同，所以我們有時(shí)可以忽略這兩者的區(qū)別，統(tǒng)稱為可編程邏輯器件或PLD/FPGA。它們的與陣列（即地址譯碼器）是固定的，并且將所有輸入變量的最小項(xiàng)全部譯出了。EPLD是可擦除的可編程邏輯器件Erasable Programmable Logic Device的縮寫。 應(yīng)用PLD設(shè)計(jì)電路時(shí)，需選擇合適的軟硬件平臺（開發(fā)系統(tǒng)）。因此，其產(chǎn)品的維護(hù)、更新都很方便。典型的PLD由一個(gè)“與”門和一個(gè)“或”門陣列組成，而任意一個(gè)組合邏輯都可以用“與—或”表達(dá)式來描述，所以， PLD能以乘積和的形式完成大量的組合邏輯功能。它有如下特點(diǎn)： 邏輯電路的設(shè)計(jì)和測試均可在計(jì)算機(jī)上實(shí)現(xiàn)，設(shè)計(jì)成功的電路可方便的下載到PLD，因而可研制周期短、成本低、效率高，使產(chǎn)品能在極短時(shí)間內(nèi)推出。PLD使硬件也能象軟件一樣實(shí)現(xiàn)升級，因而被認(rèn)為使硬件革命。因此，PLD得到廣泛的應(yīng)用。有的資料把可擦除的PLD都統(tǒng)稱為EPLD，但更一般的是指繼PAL、GAL之后推出的一代集成度遠(yuǎn)高于PAL、GAL，但相對CPLD和FPGA較低的可擦除的可編程邏輯器件。而它們的或陣列（即存儲陣列）是可編程的。 PLD是電子設(shè)計(jì)領(lǐng)域中最具活力和發(fā)展前途的一項(xiàng)技術(shù)，它的影響絲毫不亞于70年代單片機(jī)的發(fā)明和使用。在PCB完成以后，還可以利用PLD的在線修改能力，隨時(shí)修改設(shè)計(jì)而不必改動硬件電路。PLD/FPGA開發(fā)軟件已經(jīng)發(fā)展的相當(dāng)完善，用戶甚至可以不用詳細(xì)了解PLD的內(nèi)部結(jié)構(gòu)，也可以用自己熟悉的方法：如原理圖輸入或HDL語言來完成相當(dāng)優(yōu)秀的PLD設(shè)計(jì)。SRAM工藝的PLD(FPGA)，密度高，觸發(fā)器多，多用于10,000門以上的大規(guī)模設(shè)計(jì)，適合做復(fù)雜的時(shí)序邏輯，如數(shù)字信號處理和各種算法。此外，CPLD/FPGA還具有靜態(tài)可重復(fù)編程或在線動態(tài)重構(gòu)特性，使硬件的功能可象軟件一樣通過編程來修改，不僅使設(shè)計(jì)修改和產(chǎn)品升級變得十分方便，而且極大地提高了電子系統(tǒng)的靈活性和通用能力。 目前，F(xiàn)PGA的主要發(fā)展動向是：隨著大規(guī)?，F(xiàn)場可編程邏輯器件的發(fā)展，系統(tǒng)設(shè)計(jì)進(jìn)入片上可編程系統(tǒng)（SOPC）的新紀(jì)元；芯片朝著高密度、低壓、低功耗方向挺進(jìn)；國際各大公司都在積極擴(kuò)充其IP庫，以優(yōu)化的資源更好的滿足用戶的需求，擴(kuò)大市場；特
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1