可編程邏輯器件(更新版)
【正文】 速的發(fā)展，同時(shí)也大大推動(dòng)了EDA軟件和硬件描述語(yǔ)言（HDL)的進(jìn)步。PROM：Programmable ReadOnly Memory可編程只讀存儲(chǔ)器EPROM：Erasable Programmable ReadOnly Memory可擦除只讀存儲(chǔ)器，一般特指UVEPROM(UltraViolet Erasable PROM)EEPROM：Electrically Erasable Programmable ReadOnly Memory電可擦除只讀存儲(chǔ)器其它簡(jiǎn)單的PLD使用的也較少，目前廣泛使用的是CPLD和FPGA。PAL：Programmable Array Logic 可編程陣列邏輯GAL：Generic Array Logic 通用陣列邏輯CPLD：Complex Programmable Logic Device 復(fù)雜可編程邏輯器件FPGA：Field Programmable Gate Array現(xiàn)場(chǎng)可編程門陣列另外，最早使用的PLD是FPLA(Field Programmable Logic Array)現(xiàn)場(chǎng)可編程邏輯陣列，它的與、或陣列均可編程，現(xiàn)在已經(jīng)很少使用。這種修改通過PLD重新編程實(shí)現(xiàn)，可以不影響其外圍電路。 用PLD實(shí)現(xiàn)的電路容易被修改。二、PLD的分類按照PLD的結(jié)構(gòu)體系，主要可分為簡(jiǎn)單PLD（包括PAL、GAL等）、CPLD和FPGA。但是實(shí)現(xiàn)邏輯函數(shù)時(shí)，往往只用到一部分最小項(xiàng)，如果用存儲(chǔ)器來實(shí)現(xiàn)的話芯片的利用率不高。使用PLD來開發(fā)數(shù)字電路，可以大大縮短設(shè)計(jì)時(shí)間，減少PCB面積，提高系統(tǒng)的可靠性。 電子設(shè)計(jì)自動(dòng)化（EDA）的實(shí)現(xiàn)是與CPLD/FPGA技術(shù)的迅速發(fā)展息息相關(guān)的。四、幾種典型的PLDCyclone IV GX可擴(kuò)展開發(fā)平臺(tái) 圖1 Cyclone IV GX可擴(kuò)展開發(fā)平臺(tái)實(shí)物圖圖2 Cyclone IV GX可擴(kuò)展開發(fā)平臺(tái)原理圖Cyclone IV GX可擴(kuò)展開發(fā)平臺(tái)采用了Altera最新的Cyclone IV GX FPGA器件EP4CGX150DF27，150,000個(gè)邏輯單元(LE)，360個(gè)18x18的乘法器，非常適合應(yīng)用于大批量成本敏感的通訊、數(shù)字信號(hào)處理和工業(yè)控制領(lǐng)域。整個(gè)LatticeECP3系列器件的制造采用了富士通公司的先進(jìn)的低功耗工藝,并且是業(yè)界唯一的65nm中檔、高性價(jià)比的FPGA器件系列。專門設(shè)計(jì)了SERDES /PCS塊,使短延遲變化的CPRI鏈路設(shè)計(jì)能用于遠(yuǎn)程射頻頭連接的無線基站。800Mbps的DDR3存儲(chǔ)器接口,并有內(nèi)置的讀和寫可調(diào)余量
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1