可編程邏輯器件-文庫(kù)吧
2025-06-13 18:00 本頁(yè)面
【正文】 iolet Erasable PROM)EEPROM：Electrically Erasable Programmable ReadOnly Memory電可擦除只讀存儲(chǔ)器其它簡(jiǎn)單的PLD使用的也較少，目前廣泛使用的是CPLD和FPGA。三、PLD發(fā)展現(xiàn)狀PLD和FPGA的功能基本相同，只是實(shí)現(xiàn)原理略有不同，所以我們有時(shí)可以忽略這兩者的區(qū)別，統(tǒng)稱(chēng)為可編程邏輯器件或PLD/FPGA。 PLD是電子設(shè)計(jì)領(lǐng)域中最具活力和發(fā)展前途的一項(xiàng)技術(shù)，它的影響絲毫不亞于70年代單片機(jī)的發(fā)明和使用。PLD能完成任何數(shù)字器件的功能，上至高性能CPU,下至簡(jiǎn)單的74電路，都可以用PLD來(lái)實(shí)現(xiàn)。PLD如同一張白紙或是一堆積木，工程師可以通過(guò)傳統(tǒng)的原理圖輸入法，或是硬件描述語(yǔ)言自由的設(shè)計(jì)一個(gè)數(shù)字系統(tǒng)。通過(guò)軟件仿真，我們可以事先驗(yàn)證設(shè)計(jì)的正確性。在PCB完成以后，還可以利用PLD的在線修改能力，隨時(shí)修改設(shè)計(jì)而不必改動(dòng)硬件電路。使用PLD來(lái)開(kāi)發(fā)數(shù)字電路，可以大大縮短設(shè)計(jì)時(shí)間，減少PCB面積，提高系統(tǒng)的可靠性。 PLD的這些優(yōu)點(diǎn)使得PLD技術(shù)在90年代以后得到飛速的發(fā)展，同時(shí)也大大推動(dòng)了EDA軟件和硬件描述語(yǔ)言（HDL)的進(jìn)步。 開(kāi)發(fā)PLD需要了解兩個(gè)部分,PLD/FPGA開(kāi)發(fā)軟件和PLD/FPGA本身。PLD/FPGA開(kāi)發(fā)軟件已經(jīng)發(fā)展的相當(dāng)完善，用戶(hù)甚至可以不用詳細(xì)了解PLD的內(nèi)部結(jié)構(gòu)，也可以用自己熟悉的方法：如原理圖輸入或HDL語(yǔ)言來(lái)完成相當(dāng)優(yōu)秀的PLD設(shè)計(jì)。PLD/FPGA的開(kāi)發(fā)軟件包括Altera公司的 QuartusII 、Xilinx 公司的ISE WebPack、Lattice 公司的isplever Base。對(duì)于PLD產(chǎn)品，一般分為：基于乘積項(xiàng)（ProductTerm）技術(shù)，EEPROM（或Flash）工藝的中小規(guī)模PLD，以及基于查找表（LookUp table）技術(shù)，SRAM工藝的大規(guī)模PLD/FPGA。EEPROM工藝的PLD密度小，多用于5,000門(mén)以下的小規(guī)模設(shè)計(jì)，適合做復(fù)雜的組合邏輯，如譯碼。SRAM工藝的PLD(FPGA)，密度高，觸發(fā)器多，多用于10,000門(mén)以上的大規(guī)模設(shè)計(jì)，適合做復(fù)雜的時(shí)序邏輯，如數(shù)字信號(hào)處理和各種算法。 電子設(shè)計(jì)自動(dòng)化（EDA）的實(shí)現(xiàn)是與CPLD/FPGA技術(shù)的迅速發(fā)展息息相關(guān)的。CPLD/FPGA是80年代中后期出現(xiàn)的，其特點(diǎn)是具有用戶(hù)可編程的特性。利用PLD/FPGA，電子系統(tǒng)設(shè)計(jì)工程師可以在實(shí)驗(yàn)室中設(shè)計(jì)出專(zhuān)用IC，實(shí)現(xiàn)系統(tǒng)的集成，從而大大縮短了產(chǎn)品開(kāi)發(fā)、上市的時(shí)間，降低了開(kāi)發(fā)成本。此外，CPLD/FPGA還具有靜態(tài)可重復(fù)編程或在線動(dòng)態(tài)重構(gòu)特性，使硬件的
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1