可編程邏輯器件(專(zhuān)業(yè)版)
【正文】 800Mbps的DDR3存儲(chǔ)器接口,并有內(nèi)置的讀和寫(xiě)可調(diào)余量的功能。整個(gè)LatticeECP3系列器件的制造采用了富士通公司的先進(jìn)的低功耗工藝,并且是業(yè)界唯一的65nm中檔、高性?xún)r(jià)比的FPGA器件系列。 電子設(shè)計(jì)自動(dòng)化（EDA）的實(shí)現(xiàn)是與CPLD/FPGA技術(shù)的迅速發(fā)展息息相關(guān)的。但是實(shí)現(xiàn)邏輯函數(shù)時(shí)，往往只用到一部分最小項(xiàng)，如果用存儲(chǔ)器來(lái)實(shí)現(xiàn)的話(huà)芯片的利用率不高。 用PLD實(shí)現(xiàn)的電路容易被修改。PAL：Programmable Array Logic 可編程陣列邏輯GAL：Generic Array Logic 通用陣列邏輯CPLD：Complex Programmable Logic Device 復(fù)雜可編程邏輯器件FPGA：Field Programmable Gate Array現(xiàn)場(chǎng)可編程門(mén)陣列另外，最早使用的PLD是FPLA(Field Programmable Logic Array)現(xiàn)場(chǎng)可編程邏輯陣列，它的與、或陣列均可編程，現(xiàn)在已經(jīng)很少使用。 PLD的這些優(yōu)點(diǎn)使得PLD技術(shù)在90年代以后得到飛速的發(fā)展，同時(shí)也大大推動(dòng)了EDA軟件和硬件描述語(yǔ)言（HDL)的進(jìn)步。平臺(tái)集成了一路SFP光通信接口(適應(yīng)光通信趨勢(shì))、一路千兆以太網(wǎng)口（提供高速網(wǎng)絡(luò)通信）、2兆字節(jié)高速SSRAM(有效配合算法開(kāi)發(fā)需求)、128MByte DDR2內(nèi)存(適應(yīng)大容量緩存需求)。?LogiCORE? IP： 提供 XXX4 和 X8 配置的 PCI Express 端點(diǎn)設(shè)計(jì)時(shí)鐘控制： 2個(gè)板上時(shí)鐘源、2個(gè)差分 SMA 時(shí)鐘輸入 2個(gè)可編程時(shí)鐘綜合器芯片，用于支持 DDR2 存儲(chǔ)器接口、10/100/1000 Mb 以太網(wǎng)協(xié)議、SATA、光纖通道、Aurora 和其它串行 GTP 波特率其它： 用戶(hù)按鈕開(kāi)關(guān)和 LED 用戶(hù)DIP7 / 7。? 目前，F(xiàn)PGA的主要發(fā)展動(dòng)向是：隨著大規(guī)?，F(xiàn)場(chǎng)可編程邏輯器件的發(fā)展，系統(tǒng)設(shè)計(jì)進(jìn)入片上可編程系統(tǒng)（SOPC）的新紀(jì)元；芯片朝著高密度、低壓、低功耗方向挺進(jìn)；國(guó)際各大公司都在積極擴(kuò)充其IP庫(kù)，以?xún)?yōu)化的資源更好的滿(mǎn)足用戶(hù)的需求，擴(kuò)大市場(chǎng)；特別是引人注目的所謂FPGA動(dòng)態(tài)可重構(gòu)技術(shù)的開(kāi)拓，將推動(dòng)數(shù)字系統(tǒng)設(shè)計(jì)觀念的巨大轉(zhuǎn)變。在PCB完成以后，還可以利用PLD的在線(xiàn)修改能力，隨時(shí)修改設(shè)計(jì)而不必改動(dòng)硬件電路。因此，PLD得到廣泛的應(yīng)用。因此，其產(chǎn)品的維護(hù)、更新都很方便。三、PLD發(fā)展現(xiàn)狀PLD和FPGA的功能基本相同，只是實(shí)現(xiàn)原理略有不同，所以我們有時(shí)可以忽略這兩者的區(qū)別，統(tǒng)稱(chēng)為可編程邏輯器件
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1