eda汽車尾燈控制課程設(shè)計報告(存儲版)
【正文】 、設(shè)計的布爾方程描述情況。在對一個設(shè)計實(shí)體定義了外部界面后，一旦其內(nèi)部開發(fā)完成后，其他的設(shè)計就可以直接調(diào)用這個實(shí)體。 當(dāng)汽車正常行駛時所有指示燈都不亮；當(dāng)汽車向右轉(zhuǎn)彎時，汽車右側(cè)的指示燈 RD1 亮；當(dāng)汽車向左側(cè)轉(zhuǎn)彎時，汽車左側(cè)的指示燈 LD1 亮；當(dāng)汽車剎車時，汽車右側(cè)的指示燈 RD2 和汽車左側(cè)的指示燈 LD2 同時亮；當(dāng)汽車在夜間行駛時，汽車右側(cè)的指示燈 RD3 和汽車左側(cè)的指示燈 LD3 同時一直亮。139。 BRAKE_LED=BRAKE。LR=39。 WHEN 10 =LP=39。RP=39。 圖 （ a）左邊燈控制模塊的工作框 圖 CLK LP LEDL LR LEDB BRRAKE LEDN NIGHT LC 7 圖 （ b）左邊燈控制模塊的工作原理框 圖 數(shù)據(jù)入口： CLK：時鐘控制信號； LP：左側(cè)燈控制信號； LR：錯誤控制信號； BRAKE：剎車控制信號； NIGHT：夜間行駛控制信號； 數(shù)據(jù)入口 ： LEDL：左側(cè) LD1 燈控制信號； LEDL：左側(cè) LD2 燈控制信號； LEDN：左側(cè) LD3 燈控制信號； 左邊燈控制模塊 由 VHDL 程序來實(shí)現(xiàn)，下面是其中的一段 VHDL 代碼： ARCHITECTURE ART OF LC IS BEGIN LEDB=BRAKE。039。 END IF。EVENT AND CLK = 39。 ELSE LEDR = 39。 END ART。 左邊燈控制模塊仿真及分析 左邊燈控制模塊 由 VHDL 程序?qū)崿F(xiàn)后，其功能仿真圖如圖 （ a） 所示以及時序仿真如圖 （ b） 所示。LEDR,LEDB,LEDN 為輸出信號 ,表示汽車右側(cè)的三盞燈。如圖所示：當(dāng) RIGHT 為 1 時， RD1 輸出為 1 表示右側(cè)燈亮，當(dāng) LEFT 為 1 時， LD1 為輸出為 1 表示左側(cè)燈亮，當(dāng) NIGHT 為 1 時， LD2,RD2輸出均為 1，表示左，右兩側(cè)各有一盞燈亮。 4. 右邊燈控制模塊作用： 本描述用于控制右側(cè)燈的亮、滅和閃爍情況，當(dāng)時鐘上升沿信號和右側(cè)燈控制信號或剎車控制信號或夜間行駛信號同時出現(xiàn)時，右側(cè)相應(yīng)的燈亮或出現(xiàn)閃爍。 結(jié)束語 通過本次課程設(shè)計，我們對 EDA 技術(shù)有了更深的了解，初步學(xué)會了采用自頂向下的系 統(tǒng)設(shè)計方法設(shè)計系統(tǒng)，并熟練掌握了利用 VHDL 語言進(jìn)行簡單的電路模塊設(shè)計。稍有不慎，一個小小的錯誤就會導(dǎo)致結(jié)果的不正確，而對錯誤的檢查更要求我們要有足夠的耐心，反復(fù)調(diào)試，直到程序順利通過。在設(shè)計過程中，能與同學(xué)相互交流討論，分工合作，不僅降低了設(shè)計難度，縮短了設(shè)計周期，更是進(jìn)一步培養(yǎng)了我們的團(tuán)隊(duì)合作精神。 ，左右兩側(cè)的一盞指示燈同時亮。 ： 本程序用于控制左側(cè)燈的亮、滅和閃爍情況，當(dāng)時鐘上升沿信號和左側(cè)燈控制信號或剎車控制信號或夜間行駛信號同時出現(xiàn)時，左側(cè)相 15 應(yīng)的燈亮或出現(xiàn)閃爍。RD1,RD2,RD3 為輸出信號，表示汽車右側(cè)的三盞燈。 右邊燈控制模塊仿真及分析 右邊燈控制模塊 由 VHDL 程序?qū)崿F(xiàn)后，其功能仿真圖如圖 （ a）所示 以及時序仿真如圖 （ b）所示。如圖所示：當(dāng) RIGHT 為 1 時，產(chǎn)生一個 RP 為 1 的信號脈沖輸出，當(dāng) LEFT 為 1 時，產(chǎn)生一個 LP為 1 的信號脈沖輸出，當(dāng) NIGHT 為 1 時，產(chǎn)生一個 NIGHT_LED 為 1 的信號脈沖輸出。 END IF。)THEN LEDR =39。 LEDN=NIGHT。 ELSE LEDL =39。039。 END ART。 WHEN OTHERS=LP=39。LR=39。RP=39。 汽車尾燈主控模塊 汽車尾燈主控模塊 工作框圖如圖 （ a） 所示 以及工作原理框圖 （ b） 。 BEGIN PROCESS(CLK) BEGIN IF CLK39。 區(qū)別于其他的 HDL，已形成標(biāo)準(zhǔn)，其代碼在不同的系統(tǒng)中可交換建模。除了含有許多具有硬件特征的語句外， VHDL 的語言形式和描述風(fēng)格與句法是十分類似于一般的 3 計算機(jī)高級語言。 適配。 EDA 設(shè)計流程 典型
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1