eda數(shù)字時鐘實驗報告(存儲版)
【正文】 functions of the body clock circuits, alarm circuits. The main one: mainly related to mold 60 and the mold 24 counters, dynamic display control circuit, the whole point timekeeping main divider circuits, which are packaged in modules, so that other circuits calls. To constitute a timing counter parts, through the separation of the 1HZ divider pulse timing, called dynamic display circuit display, through the whole point timekeeping circuit control buzzer. Subject II: mainly related counter mold 60 and the mold 24, a display control circuit, four data parator. Mold 60 and the mold 24 to form counter timing and memory circuit, 5 called dynamic display control circuit shows that by four data parator pares the clock and the alarm hour, minute, and followup with the door control buzzer. 關鍵詞 ： MAX+Plus2 軟件 EPF10K10LC844 數(shù)字時鐘 基本功能電路 鬧鐘電路 6 實驗一 題目： Max+Plus2使用練習，完成一個簡單門電路的 圖形 設計輸入、編譯、仿真、管腳分配、下載。 c、 置零狀態(tài)（ RESET 為 0）：此狀態(tài)下數(shù)碼管無論是時鐘還是鬧鈴 11 全都是 0。其中秒位與分位均為 60 進制計時，時位為 24 進制計時。 Q[3..0]和 Q[7..0]是晶體管上的分、秒的十位和個位。下面會有解釋。每按一次開關 ,就給計數(shù)器一個脈沖 ,計數(shù)器計數(shù) ,計到要設定的值。當 SET 為 1 時，上面 4 個與門接受 a1,a2,a3,a4 四個信號。電路圖如下。想了一天，沒有結果 ，最后還是晚上在宿舍與室友討論時，得到結果的。 設計輸入、編譯、仿真、管腳分配、下載。 (2學時 ) 主要參考文 獻 1 李國麗編，《 EDA 與數(shù)字系統(tǒng)設計》， 2021 2 王金明編，《數(shù)字系統(tǒng)設計與 Verilog HDL》電子工業(yè)出版社， 2021 3 閻石，《數(shù)字電子技術基礎》 高教出版社， 2021 指導教師意 見 按
研究報告相關推薦
鄂ICP備17016276號-1