【正文】 .[20] Pong P. Chu. FPGA Prototyping by VHDL Examples[M]. Xilinx Spartan3 Version， wileyInterscience，.[21]Mark Zwolinski. Digital Systerm Design with VHDL[M]. Beijing：Electronic industry Press，2002.致謝致 謝當(dāng)論文寫到這里時(shí)，我的大學(xué)本科生活就算結(jié)束了。在波形仿真圖時(shí)，因?yàn)闀r(shí)間參數(shù)大太導(dǎo)致仿真時(shí)間太長(zhǎng)，所以在作合理調(diào)整的情況下，順利完成制作任務(wù)。可見，利用FPGA可以極大地提高設(shè)計(jì)效率和靈活度并且修改快捷。液晶第一行顯示順序分別是等待時(shí)間，總費(fèi)用，第二行顯示計(jì)費(fèi)單價(jià)，總公里數(shù)。該模塊的詳細(xì)代碼請(qǐng)參附錄2。圖517 SF模塊原理圖圖518 SF模塊仿真波形圖 ram_1602模塊的實(shí)現(xiàn)ram_1602 模塊如圖519所示。 sf_out=sf_out_t。 THEN sf_out_t=fei2。139。下面列出單價(jià)模塊的關(guān)鍵代碼：BEGIN IF t=39。將16位十六進(jìn)制碼譯成16位十進(jìn)制碼。out3=conv_std_logic_vector(q2 rem 10,4)。event and clk=39。由 DENDAI模塊輸出的等待時(shí)間計(jì)費(fèi)信號(hào) flag，由 GL模塊輸出的大于3km少于10km內(nèi)每公里計(jì)費(fèi)信號(hào) flag_3_9km，大于或等于10km每公里計(jì)費(fèi)信號(hào) flag_9km，不同的信號(hào)總費(fèi)用累加的額度不同，單個(gè) ，單個(gè) 。 end if。 begin if reset=39。 end if。 begin if reset=39。 end if。 begin if reset=39。圖511 DENDAI模塊原理圖圖512 DENDAI模塊仿真波形圖 MONEY 模塊的實(shí)現(xiàn)MONEY 模塊如圖513所示。ff=en1。039。amp。039。 END IF。 END IF。 此IF語句完成分計(jì)數(shù) IF m1=101 THEN m1=000。 END IF。039。s1amp。 END IF。m0=time_wait THEN en1=39。s0=0000。039。039。下面給出等待模塊的關(guān)鍵代碼： IF CLK_1HZ39。模塊中按鍵采用防消抖處理電路。end process。 end if。 then dout1=key。 圖57 int_div 模塊原理圖 圖58 int_div 模塊仿真波形圖 key_set 模塊的實(shí)現(xiàn)key_set 模塊如圖59所示。CLK500HZ=Temp3 XOR Temp4。 END IF。END IF。 IF Counter1=N21 THEN counter1=0。下面給出分頻模塊關(guān)鍵代碼：BEGIN IF RISING_EDGE(CLK_50M) THEN IF Counter=N11 THEN counter=0。當(dāng) PUL為1時(shí)，脈沖計(jì)數(shù)有效，否則為暫停時(shí)間，脈沖計(jì)數(shù)無效。小于3KMflag_3_9km=en1 AND en。 when en=39。 else 39。flag_9k=39。 when en1=39。 else 39。flag_3k=39。 when en=39。glshi=glcount(7 downto 4)。039。039。 END IF。 ELSE glcount(3 DOWNTO 0)=glcount(3 DOWNTO 0) +1 。 ELSE glcount(11 DOWNTO 8)=glcount(11 DOWNTO 8) +1 。 en=39。 ELSIF sec39。 END IF。en1=39。en2=39。 ELSIF glcount000010010000 AND glcount=000000110000 THEN en0=39。en1=39。 ELSIF START=39。輸入信號(hào)為時(shí)鐘信號(hào) CLK_50M，脈沖信號(hào) CP，開始/停止按鍵 START，暫停信號(hào) PUL，復(fù)位信號(hào) RESET，輸出信號(hào)為3km以內(nèi)標(biāo)志信號(hào) flag_3k，大于3km少于10km的標(biāo)志信號(hào) flag_3_9k，大于或等于10km的標(biāo)志信號(hào) flag_9k，大于3km少于10km內(nèi)每公里脈沖信號(hào) flag_3_9km，大于或等于10km每公里脈沖信號(hào) flag_9km，公里十時(shí)制輸出 glbai[3..0]，glshi[3..0]，glge[3..0]。三個(gè)按鍵的功能是開始/停止，暫停，加速，還有一個(gè)復(fù)位按鍵。LCD 顯示模塊：系統(tǒng)采用字符型液晶顯示數(shù)據(jù)，將行駛單價(jià)、總公里、總費(fèi)用以及等待時(shí)間在LCD 上顯示。SF 模塊：四選一，通過對(duì)公里狀態(tài)信號(hào) en0，en1，en2，時(shí)間狀態(tài)信號(hào)t 決定輸出計(jì)費(fèi)單價(jià)sf_out[7..0]，并將之送入 LCD 顯示模塊。GL 模塊：通過對(duì)速度信號(hào)脈沖信號(hào) CP、開關(guān)信號(hào) START、復(fù)位信號(hào) SYS_RESET、暫停信號(hào)PUL的判斷，決定輸出計(jì)數(shù)公里數(shù)和公里狀態(tài)標(biāo)志，即 flag_3k，flag_3_9k，flag_9k和不同公里范圍的每公里脈沖數(shù) flag_3_9km，flag_9km，同時(shí)將公里數(shù)送入 LCD 模塊。 圖52 系統(tǒng)頂層原理圖該原理圖中輸入部分分別是計(jì)價(jià)器啟動(dòng)/停止信號(hào)：START；暫停信號(hào)：PUL；復(fù)位信號(hào)：SYS_RESET，時(shí)鐘信號(hào)：CLK_50M，脈沖輸入信號(hào)：CP。計(jì)價(jià)部分又包括兩個(gè)內(nèi)容，一個(gè)是正常車行里程數(shù)這算成價(jià)格費(fèi)用，根據(jù)車行路程的遠(yuǎn)近，還需要增加相應(yīng)的附加費(fèi)用；另一部分是在車行過程中等待紅燈等暫停狀態(tài)下，等候時(shí)間折算成的價(jià)格費(fèi)用。 系統(tǒng)總體框架系統(tǒng)的頂層框圖如圖51所示。結(jié)構(gòu)體（Architecture）用于描述相應(yīng)實(shí)體的行為、功能或電路結(jié)構(gòu)，特別要注意的是結(jié)構(gòu)體與實(shí)體不是一一對(duì)應(yīng)的的，一個(gè)實(shí)體可以對(duì)應(yīng)多個(gè)結(jié)構(gòu)體，但一個(gè)結(jié)構(gòu)體只能對(duì)應(yīng)一個(gè)實(shí)體。VHDL程序的基本結(jié)構(gòu)一個(gè)完整的VHDL語言程序包括庫的調(diào)用、程序包的調(diào)用、實(shí)體說明、結(jié)構(gòu)體描述和配置5部分。l 具有良好的可讀性，即容易被計(jì)算機(jī)接受，也容易被讀者理解。 VHDL語言概述VHDL是由美國國防部為描述電子電路所開發(fā)的一種語言，其全稱為(Very High Speed Integrated Circuit) Hardware Description Language。圖411 液晶1602顯示電路 5 出租車計(jì)費(fèi)系統(tǒng)軟件設(shè)計(jì)FPGA程序設(shè)計(jì)主要采用兩種語言：VHDL和Verilog HDL。1：LCM可做讀寫操作； 0：LCM不能做讀寫操作。1：選擇數(shù)據(jù)寄存囂；0：選擇指令寄存器。10%)V。16x2字符型液晶顯示模塊（LCM）的特性：（1）+5V電壓，反視度（明暗對(duì)比度）可調(diào)整；（2）內(nèi)含振蕩電路，系統(tǒng)內(nèi)含重置電路；（3）提供各種控制命令，如清除顯示、字符閃爍、光標(biāo)閃爍、顯示移位等多種功能；（4）顯示用數(shù)據(jù)DDRAM共有80字節(jié)；（5）字符發(fā)生器CGROM有160個(gè)5x7的點(diǎn)陣字型；（6）字符發(fā)生器CGRAM可由使用者自行定義8個(gè)5x7的點(diǎn)陣字型。 圖410 電機(jī)測(cè)速模塊 液晶顯示模塊液晶1602顯示電路如圖411所示。當(dāng)發(fā)射管和接收管有物體遮擋時(shí)，則接收管阻值很大，故此時(shí)CP輸出為高電平。通過以上分析可知，通過調(diào)節(jié)脈沖占空比可以調(diào)節(jié)電機(jī)的轉(zhuǎn)動(dòng)速度。電機(jī)的工作狀按以下幾種情形來分析。按鍵的防抖處理有一般有兩種方法：一種是電容消抖法，另一種是軟件消抖法。根據(jù)設(shè)計(jì)要求，按鍵功能分別為啟動(dòng)/停止(KEY1)，暫停(KEY2)，加速(KEY3)，復(fù)位(KEY4)。具體過程是首先編程EPCS1，然后通過EPCS1 配置FPGA，運(yùn)行程序。EPCS1是屬于Altera的串行配置器件系列的芯片，是可編程邏輯工業(yè)領(lǐng)域中最低成本的配置器件。但是在內(nèi)部需要進(jìn)行對(duì)應(yīng)的管腳配置和書寫相應(yīng)的功能代碼，否則系統(tǒng)不能識(shí)別復(fù)位信號(hào)。這種全局時(shí)鐘提供器件中最短的時(shí)鐘到輸出的延時(shí)。時(shí)鐘源無論是用離散邏輯、可編程邏輯，還是基于其他類型器件的任何數(shù)字設(shè)計(jì)，系統(tǒng)的成功運(yùn)行都要依靠可靠的時(shí)鐘。本系統(tǒng)主要由FPGA核心模塊、按鍵模塊、液晶顯示模塊、傳感器模塊以及電機(jī)驅(qū)動(dòng)模塊五部分組成，具體系統(tǒng)框圖如圖41所示：圖41 系統(tǒng)框圖 FPGA核心模塊FPGA核心模塊是整個(gè)系統(tǒng)的核心，它擔(dān)負(fù)著整個(gè)系統(tǒng)的時(shí)序控制、數(shù)據(jù)采集和處理的任務(wù)。下面作詳細(xì)介紹。(2) 計(jì)費(fèi)精度： 元；計(jì)費(fèi)范圍：~ 元。當(dāng)按復(fù)位鍵后，總費(fèi)用恢復(fù)到起步價(jià)，時(shí)間計(jì)數(shù)器清零，里程計(jì)數(shù)器清零，單價(jià)數(shù)清零。本設(shè)計(jì)中出租車有起動(dòng)/停止鍵，暫停鍵和加速鍵。(2) 車行駛到達(dá)或超過3km后，()，車費(fèi)依次累加。EDA 高可靠性正好克服了它們這一先天不足。修改軟件程序即可改變硬件由于 FPGA／CPLD 可以通過軟件編程對(duì)該硬件的結(jié)構(gòu)和工作方式進(jìn)行重構(gòu)，修改軟件程序就相當(dāng)于改變了硬件，這使設(shè)計(jì)者把思路概念變?yōu)閷?shí)際芯片和電路的周期越縮越短。利用寄存器存放計(jì)價(jià)器系統(tǒng)運(yùn)行狀態(tài)，從而可以根據(jù)整個(gè)行程的狀態(tài)進(jìn)行計(jì)價(jià)?；贔PGA的出租車計(jì)費(fèi)系統(tǒng)總體框圖如圖22所示。利用單片機(jī)靈活的編程設(shè)計(jì)和豐富的I/O端口及其控制的準(zhǔn)確性，不僅能實(shí)現(xiàn)基本的里程計(jì)價(jià)價(jià)格調(diào)節(jié)、時(shí)鐘顯示，而且能很大程度上實(shí)現(xiàn)擴(kuò)展功能，同時(shí)可方便日后對(duì)系統(tǒng)進(jìn)行升級(jí)。另外，計(jì)費(fèi)器還面臨軟件的升級(jí)。所以消除毛刺最原始、最直接的方法就是調(diào)整延時(shí)；(2) 引入選通信號(hào)，由于競(jìng)爭(zhēng)僅僅發(fā)生在輸入信號(hào)變化轉(zhuǎn)換的瞬間，在穩(wěn)定狀態(tài)是沒有競(jìng)爭(zhēng)的，所以在輸入信號(hào)穩(wěn)定后進(jìn)行選通就可以徹底消除尖峰脈沖。近年來由于電子技術(shù)的發(fā)展，已有商品化的加、解密器件供應(yīng)，只要在傳感器與計(jì)價(jià)器之間加入這種器件，就可以使計(jì)價(jià)器發(fā)出的加密脈沖，而其他傳感器或脈沖一概不認(rèn)。毛刺通常主要對(duì)電路的觸發(fā)清零端 CLR、觸發(fā)復(fù)位端RESET、CP 端、鎖存器的門控端和專用芯片的控制端等產(chǎn)生嚴(yán)重的影響，會(huì)使電路發(fā)生誤動(dòng)作，從而造成數(shù)字系統(tǒng)的邏輯混亂。常見的手段是：輸入非法脈沖，計(jì)價(jià)器主要靠傳感器發(fā)出的脈沖來計(jì)數(shù)，脈沖數(shù)的多少即汽車行駛里程的多少。出租車計(jì)價(jià)器成為出租車運(yùn)營中必配的、可靠的計(jì)量器具，其使用準(zhǔn)確性直接關(guān)系到經(jīng)營者與乘客的經(jīng)濟(jì)利益。本課題以FPGA芯片為主控芯片，結(jié)和外圍電路來完成計(jì)價(jià)器多項(xiàng)功能，具有一定的應(yīng)用價(jià)值。隨著電子技術(shù)的發(fā)展以及對(duì)計(jì)價(jià)器的不斷改進(jìn)和完善，便產(chǎn)生了諸多的附加功能。隨著科學(xué)技術(shù)的發(fā)展，產(chǎn)生了第二代計(jì)價(jià)器。目前全世界的計(jì)價(jià)器中有90％為臺(tái)灣所生產(chǎn)。多年來國內(nèi)普遍使用的計(jì)價(jià)器只具備單一的計(jì)量功能。我國第一家生產(chǎn)計(jì)價(jià)器的是重慶市起重機(jī)廠，最早的計(jì)價(jià)器全部采用機(jī)械齒輪構(gòu)，只能完成簡(jiǎn)單的計(jì)程功能，可以說，早期的計(jì)價(jià)器就是個(gè)里程表。出租車計(jì)價(jià)器在最初使用時(shí)具備的主要功能是根據(jù)行駛里程計(jì)價(jià)，要求精度高，可靠性好。隨著出租車行業(yè)的發(fā)展，對(duì)出租車計(jì)費(fèi)器的要求也越來越高。近幾年來，出租車汽車行業(yè)在各地蓬勃發(fā)展，出租車經(jīng)營也從無序狀態(tài)逐漸走入正軌。有些出租汽車司機(jī)在計(jì)價(jià)器上做手腳，多收乘客租金。主要影響數(shù)字系統(tǒng)設(shè)計(jì)有效性和可靠性的主要因素，由于毛刺的存在，使得系統(tǒng)存在諸多潛在的不穩(wěn)定因素，尤其是對(duì)尖峰脈沖或脈沖邊沿敏感的電路就更是如此。(2) 傳感器輸出加密脈沖。在競(jìng)爭(zhēng)冒險(xiǎn)消除毛刺的主要的方法：(1) 調(diào)整路徑延時(shí)，毛刺歸根到底是由于延時(shí)不同而引起的，因此只要讓門電路的所有輸入信號(hào)具有相同的延時(shí)，毛刺就不會(huì)產(chǎn)生。(2) 由于個(gè)別地區(qū)對(duì)計(jì)費(fèi)器有特殊要求，有時(shí)必須修改軟件。2 系統(tǒng)設(shè)計(jì)方案的論證與選擇 方案設(shè)計(jì) 方案一：基于單片機(jī)的出租車計(jì)價(jià)器方案設(shè)計(jì) 出租車計(jì)價(jià)器系統(tǒng)以單片機(jī)為核心，由按鍵電路、里程計(jì)算電路、數(shù)碼管顯示電路組成。將系統(tǒng)按功能分為速度模塊、計(jì)程模塊、計(jì)時(shí)模塊和計(jì)費(fèi)模塊等大致四個(gè)模塊。利用單片機(jī)的中斷響應(yīng)乘客開車或者等待的請(qǐng)求，進(jìn)行相應(yīng)的處理。EDA 技術(shù)作為一種現(xiàn)代電子系統(tǒng)開發(fā)方式，具有兩方面特點(diǎn)。而 MCU 和 DSP 芯片在強(qiáng)干擾條件下，尤其是強(qiáng)電磁干擾下，很可能越出正常的工作流程，出現(xiàn) PC 跑飛現(xiàn)象。3 出租車計(jì)價(jià)器功能及要求 出租車計(jì)費(fèi)規(guī)則出租車的計(jì)費(fèi)工作原理分成5個(gè)階段：(1) 車起步開始計(jì)費(fèi)，首先顯示起步價(jià)()，車在行駛3km以內(nèi)。(5) 若停止則車費(fèi)停止計(jì)費(fèi)，按下復(fù)位鍵后，費(fèi)用恢復(fù)至起步價(jià)，等待下一次計(jì)費(fèi)的開始。跟據(jù)相應(yīng)的計(jì)費(fèi)公式來計(jì)算出總費(fèi)用，和單價(jià)費(fèi)用，里程總數(shù)，等待時(shí)同時(shí)顯示在液晶上。注：本設(shè)計(jì)采用5V供電。 4 出租車計(jì)費(fèi)系統(tǒng)硬件設(shè)計(jì)本設(shè)計(jì)中，硬件設(shè)計(jì)部分包括硬件總體方案設(shè)計(jì)、各個(gè)硬件模塊設(shè)計(jì)及其原理分析。通過光電傳感器輸送脈沖傳送給FPGA來作計(jì)數(shù)。FPGA的I/O引腳按其功能可以分為四部分,且每個(gè)BANK的I/O引腳供電是獨(dú)立的，BANK1~BANK4引腳圖如圖42所示：圖41 系統(tǒng)框圖圖42