【正文】 when 3。 when 1=lcd1_5=x31。 end process。 end if。 t=t+1。 elsif t5000 then clk_500Hz=39。 clk_500Hz=39。039。139。beginclk:process(clk_50M) 提供掃描信號(hào)500HZ begin if clk_50M39。type state is( SETFUNCTION,SWITCHMODE,CLEAR,SETDDRAM_0,S0_1,SETDDRAM_1,S0_2,SETDDRAM_2,S0_3,SETDDRAM_3,S0_4,S0_5,S0_6,S0_7,S0_8,SETDDRAM_2_0,SETDDRAM_2_1, S1_0,SETDDRAM_2_2,S1_1,SETDDRAM_2_3,S1_2,SETDDRAM_2_4,S1_3,S1_4,S1_5,S1_6,S1_7,S1_8,S1_9,S1_10,SETDATA_1_1,S1_D_1,S1_D_2,SETDATA_1_3,S1_D_3,S1_D_4,SETDATA_1_5,S1_D_5,S1_D_6,S1_D_7,SETDATA_1_6,S1_D_8,SETDATA_2_1,S2_D_1,SETDATA_2_2,S2_D_3,SETDATA_2_3,S2_D_4,S2_D_5,SETDATA_2_4,S2_D_6 )。 signal t:std_logic_vector(19 downto 0)。architecture behave of ram_1602 is signal lcd1_1,lcd1_2,lcd1_3,lcd1_4,lcd1_5,lcd1_6,lcd1_7,lcd1_8:std_logic_vector(7 downto 0)。 液晶顯示的全能端 data:out std_logic_vector(7 downto 0) 液晶顯示的數(shù)據(jù)羰 )。 液晶顯示的RS端 lcd_rw:out std_logic。 50MHz 系統(tǒng)時(shí)鐘50MHz reset:in std_logic。 按照不同的公里數(shù)，單價(jià)不一樣 glbai,glshi,glge:in integer range 0 to 10。 計(jì)費(fèi)百、十，元、角 hour_h,hour_l,min_h,min_l:in integer range 0 to 10。use 。use 。END bdf_type。b2v_inst6 : int_divGENERIC MAP(N1 = 50000000, N2 = 100000 )PORT MAP(CLK_50M = CLK_50M, CLK1HZ = CLK1HZ, CLK500HZ = CLK500HZ)。b2v_inst4 : moneyGENERIC MAP(fei_10km = 0000000000000000000000000000000000000000000000010001000000000000, fei_base = 0000000000000000000000000000000000000001000000010000000000000000, fei_over3km = 0000000000000000000000000000000000000000000000010000000000000000, fei_wait = 0000000000000000000000000000000000000000000000000001000000000000 )PORT MAP(flag = flag, flag_3_9km = flag_3_9, flag_9km = flag_9, RESET = SYS_RESET, fei_bcd = fei_bcd)。b2v_inst2 : dendaiGENERIC MAP(time_wait = 00000010 )PORT MAP(CLK_1HZ = CLK1HZ, CLK_500HZ = CLK500HZ, START = START, PUL = PUL, flag = flag, ff = t, hour_h = hour_h, hour_l = hour_l, min_h = min_h, min_l = min_l)。BEGIN b2v_inst : glPORT MAP(CLK_50M = CLK_50M, CP = CP, START = START, PUL = PUL, RESET = SYS_RESET, flag_3k = en0, flag_3_9k = en1, flag_9k = en2, flag_3_9km = flag_3_9, flag_9km = flag_9, glbai = glbai, glge = glge, glshi = glshi)。SIGNAL START : STD_LOGIC。SIGNAL PUL : STD_LOGIC。SIGNAL min_h : STD_LOGIC_VECTOR(3 DOWNTO 0)。SIGNAL jijiao : STD_LOGIC_VECTOR(3 DOWNTO 0)。SIGNAL jibai : STD_LOGIC_VECTOR(3 DOWNTO 0)。SIGNAL hour_h : STD_LOGIC_VECTOR(3 DOWNTO 0)。SIGNAL glge : STD_LOGIC_VECTOR(3 DOWNTO 0)。SIGNAL flag_9 : STD_LOGIC。SIGNAL flag : STD_LOGIC。SIGNAL en2 : STD_LOGIC。SIGNAL en0 : STD_LOGIC。SIGNAL CLK1HZ : STD_LOGIC。 out4 : OUT STD_LOGIC_VECTOR(3 DOWNTO 0) )。 out2 : OUT STD_LOGIC_VECTOR(3 DOWNTO 0)。 in16 : IN STD_LOGIC_VECTOR(15 DOWNTO 0)。END COMPONENT。 CLK1HZ : OUT STD_LOGIC。 N2 : INTEGER )。END COMPONENT。 motoa : OUT STD_LOGIC。 START : OUT STD_LOGIC。COMPONENT key_set PORT(clock_50M : IN STD_LOGIC。 fei_bcd : OUT STD_LOGIC_VECTOR(15 DOWNTO 0) )。 flag_9km : IN STD_LOGIC。 PORT(flag : IN STD_LOGIC。 fei_over3km : STD_LOGIC_VECTOR(63 DOWNTO 0)。COMPONENT moneyGENERIC (fei_10km : STD_LOGIC_VECTOR(63 DOWNTO 0)。 sf_out : OUT STD_LOGIC_VECTOR(7 DOWNTO 0) )。 en2 : IN STD_LOGIC。 PORT(en0 : IN STD_LOGIC。 fei2 : STD_LOGIC_VECTOR(31 DOWNTO 0)。COMPONENT sfGENERIC (fei0 : STD_LOGIC_VECTOR(31 DOWNTO 0)。 min_l : OUT STD_LOGIC_VECTOR(3 DOWNTO 0) )。 hour_l : OUT STD_LOGIC_VECTOR(3 DOWNTO 0)。 ff : OUT STD_LOGIC。 PUL : IN STD_LOGIC。 CLK_500HZ : IN STD_LOGIC。COMPONENT dendaiGENERIC (time_wait : STD_LOGIC_VECTOR(7 DOWNTO 0) )。 data : OUT STD_LOGIC_VECTOR(7 DOWNTO 0) )。 lcd_rw : OUT STD_LOGIC。 sf_l : IN STD_LOGIC_VECTOR(3 DOWNTO 0)。 min_l : IN STD_LOGIC_VECTOR(3 DOWNTO 0)。 jfshi : IN STD_LOGIC_VECTOR(3 DOWNTO 0)。 jfge : IN STD_LOGIC_VECTOR(3 DOWNTO 0)。 hour_l : IN STD_LOGIC_VECTOR(3 DOWNTO 0)。 glshi : IN STD_LOGIC_VECTOR(3 DOWNTO 0)。 glbai : IN STD_LOGIC_VECTOR(3 DOWNTO 0)。COMPONENT ram_1602 PORT(clk_50M : IN STD_LOGIC。 glshi : OUT STD_LOGIC_VECTOR(3 DOWNTO 0) )。 glbai : OUT STD_LOGIC_VECTOR(3 DOWNTO 0)。 flag_3_9km : OUT STD_LOGIC。 flag_3_9k : OUT STD_LOGIC。 RESET : IN STD_LOGIC。 START : IN STD_LOGIC。ARCHITECTURE bdf_type OF cc IS COMPONENT gl PORT(CLK_50M : IN STD_LOGIC。 data : OUT STD_LOGIC_VECTOR(7 DOWNTO 0) )。 motoa : OUT STD_LOGIC。 lcd_rw : OUT STD_LOGIC。 KEY : IN STD_LOGIC_VECTOR(2 DOWNTO 0)。 SYS_RESET : IN STD_LOGIC。 LIBRARY work。附錄附錄1：整體電路圖（part1）整體電路圖（part2）附錄2：源程序 出租車計(jì)價(jià)器頂層程序（）LIBRARY ieee。二年里，我們共同成長(zhǎng)，共同進(jìn)步。其次，我要感謝我的同學(xué)們：嚴(yán)穎、胡園園、胡僑利等，感謝你們這大學(xué)二年里對(duì)我生活上、學(xué)習(xí)上的幫助。于老師從設(shè)計(jì)開題初期的資料查閱到系統(tǒng)設(shè)計(jì)再到最后的論文答辯，嚴(yán)格把關(guān)，耐心指導(dǎo)，一直都給予我耐心的指導(dǎo)和幫助。本次畢業(yè)設(shè)計(jì)前后總經(jīng)歷3個(gè)月時(shí)間，此間如果沒有以下老師和同們們的幫助，我是不可能如此順利完成的。三年大專二年本科，我要感謝我的母校天津電子信息職業(yè)技術(shù)學(xué)院，將我送到天津職業(yè)技術(shù)師范大學(xué)繼續(xù)深造。從當(dāng)前背著行囊獨(dú)自出大山來到這片陌生的天津，興奮激動(dòng)的樣子我現(xiàn)在一想我還歷歷在目。75參考文獻(xiàn)參考文獻(xiàn)[1][M].成都:電子科技大學(xué)出版社，2008. [2][J].中國(guó)科技信息，2009，6(9):145146.[3]李廣弟,（第3版）[M].北京:北京航空航天大學(xué)出版社，2007.[4]徐志軍,[M].北京:電子工業(yè)出版社，2002.[5][M].北京:電子工業(yè)出版社，2004.[6][M].北京:機(jī)械工業(yè)出版社，2007.[7]曹公正,陳娟，[J].長(zhǎng)春工業(yè)大學(xué)學(xué)報(bào)，2007，28(3): 267270.[8]姚利彬,許勇,[J].電子設(shè)計(jì)工程，2011，19(23):166169.[9]張英梅,[J].電子元器件應(yīng)用，2007，9(6): 4752.[10]楊旭,[M].北京:清華大學(xué)出版社，2010.[11]楊則,[M].北京:電子工業(yè)出版社，2004.[12]潭會(huì)生,[M].西安:電子科技大學(xué)出版社，2001.[13][M].西安:西安電子科技大學(xué)出版社，2002.[14][J]. 電子設(shè)計(jì)工程，2004，2(8):2124.[15] II實(shí)例精煉[M].北京:北京航空航天大學(xué)出版社，2011.[16][M].北京：科學(xué)出版社，2003.[17]王誠(chéng), FPGA/CPLD設(shè)計(jì)（高級(jí)版）[M].北京：[18]康華光,陳大欽,（第五版）[M].北京：高等教育出版社，2005.[19]Alter Corporation. Alter Digital Library[M]. Alter，2002.[20] Pong P. Chu. FPGA Prototyping by VHDL Examples[M]. Xilinx Spartan3 Versi