【正文】 41。同時(shí)，感謝我們組的同學(xué)，我們一起解決困難，增進(jìn)了友誼，培養(yǎng)了團(tuán)隊(duì)合作精神。在幾個(gè)月的畢業(yè)設(shè)計(jì)中，馮老師待人和藹，工作認(rèn)真，治學(xué)嚴(yán)謹(jǐn)，對(duì)我影響很深，并且對(duì)我論文提出了不少寶貴意見(jiàn)。天津大學(xué)電子系實(shí)驗(yàn)技術(shù)教研室，1994[14]、開(kāi)發(fā)與應(yīng)用. 西安：西安電子科技大學(xué)出版社，2000[15]：清華大學(xué)出版社，1998[16]楊暉、：北京航空航天大學(xué)出版社,1997[17]朱明程．FPGA原理及其應(yīng)用設(shè)計(jì)．北京：電子工業(yè)出版社，1994[18]宋萬(wàn)杰,羅豐,：西安電子科技大學(xué)出版社, 1999[19]褚振勇,：西安電子科技大學(xué)出版社，2002[20]瓊：努特森，艾拉．比茨．Workshop：visual user’s Guide[M]．California：Sun Microsystems，Inc．Business，2001．[21] 薛志華 , 核電子學(xué)與探測(cè)技術(shù)2004年1期[22] 黃越輝 黃自龍 基于CPLD的電力電子集成化控制器的研究, 電力電子技術(shù),2004年2期附錄A設(shè)計(jì)總圖致 謝本次畢業(yè)設(shè)計(jì)的完成有賴于各位老師和同學(xué)的熱心幫助，在此我要向馮老師表示由衷的感謝。北京：國(guó)際工業(yè)出版社，1998[13] 李惠敏。Design with MAX+PLUSⅡ.1997[12] 常青，陳輝煌等。三種信號(hào)處理器的CPLD設(shè)計(jì)。FLEX 10K系列可編程邏輯器件。南京：東南大學(xué)出版社，1997[6] 馬群生等。西安：西安電子科技大學(xué)出版社，2002[5] 黃正瑾。北京：清華大學(xué)出版社，1995[4] 褚振勇，翁木云編著。西安：西安電子科技大學(xué)出版社，2000[3] 劉寶琴，張芳蘭，田立生編著。西安電子科技大學(xué)出版社，1999[2] 趙曙光，郭完有，楊頌華編著。參考文獻(xiàn)[1] 宋萬(wàn)杰，羅豐，吳順君編著。由于時(shí)間倉(cāng)促，在整體設(shè)計(jì)中還未達(dá)到理想的設(shè)計(jì)效果。根據(jù)我們?cè)凇稊?shù)字電路邏輯設(shè)計(jì)》中學(xué)到的知識(shí)，可以通過(guò)修改邏輯設(shè)計(jì)、引入取樣脈沖或在輸出端加濾波電容的方法來(lái)消除競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象。運(yùn)用了所學(xué)的知識(shí)，解決了實(shí)際問(wèn)題，增長(zhǎng)了經(jīng)驗(yàn)。另一種方法是利用D觸發(fā)器的D輸入端對(duì)毛刺信號(hào)不敏感的特點(diǎn)，在輸出信號(hào)的保持時(shí)間內(nèi)，用觸發(fā)器讀取組合邏輯的輸出信號(hào)，這種方法類似于將異步電路轉(zhuǎn)化為同步電路。如果在輸出信號(hào)的保持時(shí)間內(nèi)對(duì)其進(jìn)行“采樣” ，就可以消除毛刺信號(hào)的影響。我們通常使用采樣的方法。 根據(jù)這個(gè)特性，我們應(yīng)當(dāng)在系統(tǒng)中盡可能采用同步電路，這是因?yàn)橥诫娐沸盘?hào)的變化都發(fā)生在時(shí)鐘沿，只要毛刺不出現(xiàn)在時(shí)鐘的沿口并且不滿足數(shù)據(jù)的建立和保持時(shí)間，就不會(huì)對(duì)系統(tǒng)造成危害。 仿真波形圖Fig. Figure simulation waveform我們可以通過(guò)改變?cè)O(shè)計(jì)，破壞毛刺產(chǎn)生的條件，來(lái)減少毛刺的發(fā)生。這是對(duì)最低計(jì)費(fèi)顯示位的仿真波形圖。由于PLD內(nèi)部不存在寄生電容電感，這些毛刺將被完整的保留并向下一級(jí)傳遞，因此毛刺現(xiàn)象在PLD、FPGA設(shè)計(jì)中尤為突出。由于存在這兩方面因素，多路信號(hào)的電平值發(fā)生變化時(shí)，在信號(hào)變化的瞬間，組合邏輯的輸出有先后順序，并不是同時(shí)變化,往往會(huì)出現(xiàn)一些不正確的尖峰信號(hào)，這些尖峰信號(hào)稱為毛刺。延時(shí)的大小與連線的長(zhǎng)短和邏輯單元的數(shù)目有關(guān)，同時(shí)還受器件的制造工藝、工作電壓、溫度等條件的影響。 組合邏輯電路的冒險(xiǎn)現(xiàn)象前面所有的組合邏輯電路的設(shè)計(jì)都是在理想情況下進(jìn)行的，即假設(shè)電路中的連線和元件中的集成門(mén)都沒(méi)有延遲，電路中的多個(gè)輸入信號(hào)發(fā)生變化時(shí)，都同時(shí)瞬間完成的。7. 打開(kāi)MAX+plus II/Floorplan Editor 查看管腳。5. MAX+plus II/programmer，打開(kāi)編程界面，在option/Hardware Setup，設(shè)置下載方式（BlasterINV）。3. MAX+plus II/piler 進(jìn)行編譯。介紹一下進(jìn)行下載的主要過(guò)程：1. 打開(kāi)MAX+plus II，輸入設(shè)計(jì)文件。在由以上幾個(gè)部分的綜合，可以得到總的設(shè)計(jì)。 它的作用是為數(shù)據(jù)選擇器提供地址碼，數(shù)據(jù)選擇器根據(jù)它提供的地址碼，從24個(gè)數(shù)據(jù)中選出4個(gè)。因?yàn)橛?位數(shù)需要顯示，每位又是由4個(gè)二進(jìn)制數(shù)表示。所以有5個(gè)數(shù)字需要掃描，這樣100HZ的掃描頻率即滿足要求。根據(jù)人眼的視覺(jué)特征，若在不產(chǎn)生閃爍感覺(jué)的情況下，掃描頻率必須在20HZ以上。也就是在元的那位上有小數(shù)點(diǎn)，這樣在顯示的時(shí)候變的比較清楚了，小數(shù)點(diǎn)前是整數(shù)（單位元），小數(shù)點(diǎn)后是單位角。運(yùn)用這三個(gè)信號(hào)，對(duì)20 to 4的選擇輸入，同時(shí)也作為數(shù)碼的選擇信號(hào)，進(jìn)行外部數(shù)碼管的選擇。說(shuō)明一下，7490 TTL是一個(gè)可二/五分頻十進(jìn)制計(jì)數(shù)器，從QA接到CLKB進(jìn)行組合，輸出10分頻，正好作為高位的時(shí)鐘。jj_t1也是作為單價(jià)元的計(jì)數(shù)位。根據(jù)進(jìn)位信號(hào)的輸出來(lái)控制jj_t2的計(jì)數(shù)。所以我設(shè)計(jì)了如下的電路： 計(jì)數(shù)電路jj_t1的原理圖Fig. Count circuit jj_t1 principles 計(jì)數(shù)電路jj_t的波形圖Fig. Count circuit jj_t the waveform chartjj_t1的功能是在開(kāi)始保持5不變，即在行駛的前3公里內(nèi)，價(jià)格一直在5元。 寄存器默認(rèn)符號(hào)Fig. Register acquiescence symbols 十位累加器adder3的原理圖Fig. 10 accumulator adder3 principles 十位累加器adder3的波形圖Fig. Figure 10 accumulator adder3 the waveform十位累加器的功能和個(gè)位累加器的功能基本上是相同的，在十位累加器中有一個(gè)a4電路和一個(gè)D觸發(fā)器，作用是延時(shí)，cout的輸出是一個(gè)比clk高電位更短的脈沖，防止時(shí)序電路中競(jìng)爭(zhēng)冒險(xiǎn)的出現(xiàn)。ena是一個(gè)使能信號(hào)，只有ena在高的時(shí)候才讓寄存器工作。它要保證數(shù)據(jù)的累加不會(huì)發(fā)生多加或少加的情況，在脈沖的上升沿到達(dá)是把數(shù)據(jù)送出。74283是一個(gè)4位全加器，在于6相加的時(shí)候，由于6是10的補(bǔ)碼，所以加6和減10是等價(jià)的，所以在左下方的74283就等于把加完的數(shù)進(jìn)行減10運(yùn)算，lmp_pare是一個(gè)比較器，在全加器得到的數(shù)大于10的時(shí)候，選擇減過(guò)的數(shù)繼續(xù)循環(huán)加，如果小于10，選擇沒(méi)減過(guò)的數(shù)繼續(xù)循環(huán)加。 設(shè)計(jì)價(jià)格累加單元在累加單元中分為個(gè)位的累加（adder1）和十位的累加(adder3)，即價(jià)錢(qián)分的累加和角的累加: adder1的原理圖Fig. adder1 principles adder1的波形圖Fig. adder1 the waveform chartda[4..1]是固定的單價(jià)值，q[4..1]是經(jīng)過(guò)累加以后的值。在此電路中sel0是3公里的控制線，即到3公里的時(shí)候sel0為1，因?yàn)樵?公里以內(nèi)，價(jià)格是一定的（現(xiàn)定義為5元），只有在過(guò)3公里的時(shí)候，價(jià)格才開(kāi)始累加。并且把總價(jià)顯示出來(lái)，精確到角。這時(shí)需要與雙倍單價(jià)進(jìn)行相加。第三章 計(jì)價(jià)器的設(shè)計(jì) 要求設(shè)計(jì)一個(gè)出租車計(jì)價(jià)器，在小于3公里的時(shí)候，按起步價(jià)5元計(jì)算，超過(guò)3公里在和單價(jià)進(jìn)行相加。（6）在編程器窗口中點(diǎn)擊Configure按鈕。（5）如果需要配致以個(gè)含多個(gè)FLEX器件的FLEX鏈，在FLEX菜單中打開(kāi)MultiDevice FLEXChain，然后選擇MultiDevice FLEXChain Setup，接著按設(shè)計(jì)人員電路板上的順序添加FLEX編程文件。（4）如果只需要配置一個(gè)FLEX器件，首先檢查編程器窗中的編程文件和器件是否正確。該P(yáng)CB板還必須為Byte Blaster電纜提供電源。5．利用Byte Blaster在線配置FLEX系列器件設(shè)計(jì)人員可以在MAX+PLUSⅡ中，通過(guò)Byte Blaster對(duì)多個(gè)器件進(jìn)行在線配置，過(guò)程如下：（1）先編譯一個(gè)項(xiàng)目，MAX+PLUSⅡ編譯器將自動(dòng)為FLEX器件產(chǎn)生一個(gè)SRAM目標(biāo)文件(.sof)。（5）完成設(shè)置后，點(diǎn)擊OK按鈕。（3）擊Add按鈕。4．設(shè)置在線編程鏈（1）在JTAG菜單中打開(kāi)MultiDevice JTAGChain并選擇MultiDevice JTAGChain Setup項(xiàng)，進(jìn)行多個(gè)器件的JTAG鏈的攝制。（7）點(diǎn)擊Program按鈕，開(kāi)始對(duì)JTAG器件進(jìn)行編程。（5）在Hardware Type 下拉條中選擇Byte Blaster。（3）開(kāi)MAX+PLUSⅡ編程器。（2）將Byte Blaster電纜的一端與微機(jī)的并行接口相連，另一端10針陰極頭與裝有可編程器件的PCB板上的陽(yáng)極頭插座連接。（4）點(diǎn)擊Program按鈕，編程器將檢查器件并將設(shè)計(jì)項(xiàng)目編程到器件中，而且還將檢查器件中的內(nèi)容是否正確。如果選擇的編輯文件不正確，可以在File菜單中選擇Select Programming File命令來(lái)選擇你的編程文件。（2）在編程器窗口中檢查設(shè)計(jì)人員選擇的編程文件和器件是否正確。1．打開(kāi)編程器窗口首先確認(rèn)編程器硬件是否已安裝好，在MAX+PLUSⅡ菜單中選擇Programmer項(xiàng)，則打開(kāi)編程器窗口。（4）建立和保持時(shí)間分析在Analysis菜單內(nèi)選擇Set/Hold Matrix項(xiàng)，然后點(diǎn)擊Start按鈕，即開(kāi)始進(jìn)行建立/保持時(shí)間分析。（2）傳播延時(shí)分析如果在打開(kāi)定時(shí)分析器窗口時(shí)Delay Matrix分析模式?jīng)]有自動(dòng)打開(kāi)的話，則在Analysis菜單中選擇Delay Matrix項(xiàng)，然后點(diǎn)擊Start按鈕，則定時(shí)分析器立即開(kāi)始分系設(shè)計(jì)人員的當(dāng)前項(xiàng)目并計(jì)算項(xiàng)目中每對(duì)連接的源節(jié)點(diǎn)（輸入引腳）和目標(biāo)節(jié)點(diǎn)（輸出引腳）之間的最大和最小傳播延遲。4．定時(shí)分析（1）啟動(dòng)定時(shí)分析工具編譯完成后，設(shè)計(jì)人員可以利用定時(shí)分析器來(lái)分析設(shè)計(jì)項(xiàng)目的性能。有經(jīng)驗(yàn)的設(shè)計(jì)人員都要用多組輸入來(lái)多次仿真他們的設(shè)計(jì)，以得到期望的設(shè)計(jì)結(jié)果。3．分析仿真結(jié)果 在仿真窗口中選擇Open SCF，,使用波形編輯器窗口周圍的圖形縮、放、前景按鈕及滾動(dòng)條可詳細(xì)觀察波形。 Time Simulation對(duì)話框Fig. Time Simulation Dialogue Diagram(2)設(shè)置仿真時(shí)間在Start Time對(duì)話框中輸入仿真器的起始時(shí)間，在End Time 對(duì)話框中輸入仿真器的終止時(shí)間。選擇File\Save As項(xiàng)，在File Name 中自動(dòng)出現(xiàn)默認(rèn)的當(dāng)前項(xiàng)目名，然后點(diǎn)擊OK按鈕來(lái)保存文件。通過(guò)編輯輸入節(jié)點(diǎn)的激勵(lì)波形為仿真器提供輸入向量。 Waveform Editor對(duì)話框Fig. Waveform Editor Dialogue Diagram（8）對(duì)波形編輯器中的節(jié)點(diǎn)可以進(jìn)行添加和重新排列順序，用鼠標(biāo)點(diǎn)擊后，就可以拖到不同的位置，也可以按Delete鍵將節(jié)點(diǎn)刪除。（7）點(diǎn)擊OK按鈕，所選的節(jié)點(diǎn)刷新波形編輯器。Groups欄中所需要觀察的節(jié)點(diǎn)，或者按住鼠標(biāo)左鍵，在節(jié)點(diǎn)上拖動(dòng)可連續(xù)選擇節(jié)點(diǎn)，然后選擇右箭頭，則將已選中的節(jié)點(diǎn)拷貝到Selected Nodesamp。Groups欄內(nèi)列出所有的Inputs 和Outputs節(jié)點(diǎn)。（4）從Node菜單中選擇Enter Nodes from SNF，或者在窗口內(nèi)的空白區(qū)域單擊鼠標(biāo)右鍵，則會(huì)出現(xiàn)Enter Nodes from SNF對(duì)話框。（2）從File菜單中選擇End Time按鈕，鍵入仿真的時(shí)間長(zhǎng)度即可。報(bào)告文件一般包括兩種類型的信息：項(xiàng)目信息（如器件列表、項(xiàng)目編譯信息、文件層次結(jié)構(gòu)信息）和器件信息（如資源使用、布線資源、邏輯單元互連等）。在Partitioner/Fitter Status對(duì)話框中選擇Continue Compilation按鈕繼續(xù)進(jìn)行編譯。運(yùn)行編譯的過(guò)程如下：（1）在編譯器（Complier）窗口中選擇Start開(kāi)始編譯。Altera推薦讓編譯器自動(dòng)為設(shè)計(jì)人員的項(xiàng)目進(jìn)行管腳分配，也可自行分配管腳。 選擇器件 Choice device Family框中選擇一個(gè)器件系列。2．選擇一個(gè)器件首