基于dspbuilder的fir數(shù)字濾波器的設(shè)計(jì)與實(shí)現(xiàn)-全文預(yù)覽
【正文】 (39)常用的窗函數(shù)有：三角窗、矩形窗、漢寧（hanning）窗、海明（hamming）窗、布萊克曼（Blackman）窗、凱塞（Kaiser）窗。濾波器的階數(shù)越高其濾波效果越好但同時(shí)其電路越復(fù)雜。但是，這種系統(tǒng)對信號(hào)產(chǎn)生的的相移對微分器、正交變換器、希爾伯特變換器等系統(tǒng)都特別有用，所以這種FIR系統(tǒng)在實(shí)際應(yīng)用中也有很大價(jià)值。FPGA以其優(yōu)越的實(shí)時(shí)性和設(shè)計(jì)的靈活性成了控制系統(tǒng)中重要的一部分，在 FPGA 上實(shí)現(xiàn)濾波器，使濾波器能適用高速場合[5]。經(jīng)常用在硬件實(shí)現(xiàn)的FIR數(shù)字濾波器裝置有DSP設(shè)備、專用集成電路（ASIC）、FPGA器件等。由于不存在穩(wěn)定性問題，所以設(shè)計(jì)相對簡單。但是另一方面，F(xiàn)IR濾波器的系數(shù)設(shè)計(jì)方法很多，最普遍的是加窗，種類繁多的窗函數(shù)可以得到各種你所需要的通帶特性。FIR、IIR是常用的數(shù)字濾波器。第三，數(shù)字系統(tǒng)的系數(shù)、結(jié)構(gòu)靈活性強(qiáng)可以根據(jù)需要隨時(shí)變化。數(shù)字濾波器與模擬濾波器相比有著很多優(yōu)點(diǎn)。雷達(dá)信號(hào)數(shù)字濾波器是一個(gè)非?；钴S的研究領(lǐng)域。音頻壓縮技術(shù)和視頻壓縮標(biāo)準(zhǔn)化工作的成就,促成了電視產(chǎn)業(yè)的蓬勃發(fā)展,數(shù)字濾波器及其相關(guān)的技術(shù)是視頻壓縮和音頻壓縮技術(shù)的重要基礎(chǔ)。信源編碼、信道編碼、多路復(fù)用、調(diào)制、自適應(yīng)信和數(shù)據(jù)壓縮道均衡等,廣泛應(yīng)用數(shù)字濾波器,特別是在數(shù)字通信、網(wǎng)絡(luò)通信、圖像通信和多媒體通信的應(yīng)用,離開了數(shù)字濾波器幾乎是不可逾越的。主要用于語音和數(shù)據(jù)壓縮,并已經(jīng)建立了一系列的語音編碼國際標(biāo)準(zhǔn),用于通信和音頻處理。用專用的硬件或計(jì)算機(jī)識(shí)別人的講話,演講者或識(shí)別。即波形特征、統(tǒng)計(jì)特征的語音信號(hào)和模型的參數(shù)等進(jìn)行分析和計(jì)算。根據(jù)有用信號(hào)和噪音的不同特性，提取有用信號(hào)的過程成為濾波，實(shí)現(xiàn)濾波功能的系統(tǒng)稱為濾波器。無論是信號(hào)的獲取、傳輸，還是信號(hào)的處理和交換都離不開濾波技術(shù)，它對信號(hào)安全可靠和有效靈活地傳輸是至關(guān)重要的。因此，數(shù)字信號(hào)實(shí)際上是用數(shù)字序列表示的信號(hào)，語音信號(hào)經(jīng)采樣和量化后得到的數(shù)字信號(hào)會(huì)是一個(gè)一維離散時(shí)間序列；而圖像信號(hào)經(jīng)采樣和量化后得到的數(shù)字信號(hào)會(huì)是一個(gè)二維離散空間序列。數(shù)字化、智能化、和網(wǎng)絡(luò)化是現(xiàn)代信息技術(shù)發(fā)展的大勢所趨，而數(shù)字化卻是智能化以及網(wǎng)絡(luò)化的重要基礎(chǔ)。關(guān) 鍵 詞: FPGA；有限長脈沖響應(yīng)濾波器；DSPBuilder；QuartusⅡ Based on the DSPBuilder the design and implementation of a digital filterAbstractDSP Builder is the Altera corporation launched a DSP development oriented system level design tool, it can in the QuartusⅡintegration development software Matlab and SimuIinkDSP design environment. DSPBuilder is essentially a Simulink toolbox of Matlab , it can save the FPGA design of DSP system with Simulink graphical interface modeling and system level simulation. In this paper, using DSP Builder realize finite impulse response filter (FIR) filter design, and with a 20 order low pass FIR digital filter implementation, for example, design and plete the simulation and validation of software and hardware implementation. Results show that using DSP builder to implement FIR filter is a simple, easy to design model can be directly to the VHDL hardware description language conversion, and automatically calls the QuartusⅡand other EDA design softwares, prehensive and plete net list generation and the device adapter and the FPGA configuration download, makes the system description and organically mix the hardware implementation, fully embodies the characteristics and advantages of modern automotive electronics technology development.Key words: the FPGA。 學(xué)校代碼： 11059 學(xué) 號(hào)：0905074039Hefei University 畢業(yè)設(shè)計(jì)（論文）BACHELOR DISSERTATION論文題目： 基于DSPBuilder數(shù)字濾波器設(shè)計(jì)與實(shí)現(xiàn) 學(xué)位類別： 工 學(xué) 學(xué) 士 學(xué)科專業(yè)： 09電子信息工程（2）班 作者姓名： 馮 博 導(dǎo)師姓名： 譚 敏 完成時(shí)間： 2013年5月29日 基于DSPBuilder的數(shù)字濾波器的設(shè)計(jì)與實(shí)現(xiàn)中 文 摘 要DSP Builder是美國Altera公司推出的一個(gè)面向DSP開發(fā)的系統(tǒng)級設(shè)計(jì)工具，它能夠在QuartusⅡ設(shè)計(jì)環(huán)境中集成Matlab和SimuIinkDSP開發(fā)軟件。結(jié)果表明使用DSP builder來實(shí)現(xiàn)FIR濾波器簡單易行,設(shè)計(jì)模型可直接向VHDL硬件描述語言轉(zhuǎn)換，并自動(dòng)調(diào)用QuartusⅡ等EDA設(shè)計(jì)軟件，完成綜合、網(wǎng)表生成以及器件適配乃至FPGA的配置下載，使得系統(tǒng)描述與硬件實(shí)現(xiàn)有機(jī)地融合，充分體現(xiàn)了現(xiàn)代電子技術(shù)自動(dòng)化開發(fā)的特點(diǎn)與優(yōu)勢。 Quartus Ⅱ目 錄第一章 緒 論 1 1 1第二章數(shù)字濾波器基本理論 3 3 3 3 4第三章FIR濾波器設(shè)計(jì)原理 5 FIR濾波器的數(shù)學(xué)原理 5 20階FIR濾
語文相關(guān)推薦
鄂ICP備17016276號(hào)-1