【正文】 btype lw_int is integer range 0 to 255。 ―― 聲明函數(shù)的參數(shù)為 lw_int 類型 variable v_in1:unsigned(7 downto 0)。 when 3=v_in1:=00000001。 when 7=v_in1:=00000001。 when 11=v_in1:=00000001。 when 15=v_in1:=00000001。 return(v_in1)。當(dāng)計算好 h(n)的數(shù)值后，就可以修改此程序的數(shù)組列表。 use 。 end mul_fun 。――v_left 為移位寄存器， v_add為累加值 variable v_in1:unsigned(11 downto 0)。 v_add:=(others=39。 v_in2:=in2。 end if。 case i is ―― 根據(jù) i的數(shù)值不同對移位寄存器中內(nèi)容移位 when 0=v_left(8 downto 1):=v_in2(7 downto 0)。 when 4=v_left(12 downto 5):=v_in2(7 downto 0)。 when 8=v_left(16 downto 9):=v_in2(7 downto 0)。 when others=null。 end。它本身不能完成仿真功能，只能由其他程序調(diào)用此函數(shù)來完成。 長春理工大學(xué)本科畢業(yè)設(shè)計 22 use 。 ―― 定義輸入信號 in2:in unsigned(7 downto 0)。event and cp=39。 end if。當(dāng)在時鐘上升沿到來的時候執(zhí)行乘法運算。 圖 32 乘法仿真結(jié)果 library ieee。 ―― 加載常用庫函數(shù) use 。 ―― 采樣信號 result: out unsigned(19 downto 0) ―― 計算的結(jié)果 )。―― 定義變量 tmp 中保留當(dāng)前采樣值old 中保留上次采樣值 variable h1， h2:unsigned(7 downto 0)。 ―― 定義一個移位數(shù)組 begin if reset=39。 result=(others=39。event and cp=39。 pro:=mul(tmp， h1)。 pro:=mul(old， h2)。 shift(0):=tmp。 end process。我們知道在 VHDL 語言中沒有乘法指令，所以可以通過移位相加來完成乘法運算（可以參考本設(shè)計中的程序 程序及其說明）。在 shift寄存器中我們在程序開始的時候就已經(jīng)全部賦值為 0。 長春理工大學(xué)本科畢業(yè)設(shè)計 25 單片機軟件設(shè)計 在開發(fā)一個單片機應(yīng)用系統(tǒng)時，系統(tǒng)程序的編寫效率在很大程度上決定了目標(biāo)系統(tǒng)的研制成效。隨著單片機硬件性能的提高，其工作速度越來越快，目前 80C51 單片機的最高時鐘頻率可達(dá) 40MHz以上。 動態(tài)稱重儀表的數(shù)學(xué)模型 圖 35 汽車動態(tài)稱重儀的數(shù)學(xué)模型 當(dāng)汽車以 15km/h 通過 400mm 的傳感器測量板時需要 96ms。采用模擬方法濾波時，參數(shù)不能過大，否則將產(chǎn)生過大的延遲不能實現(xiàn)實時處理。 單片機軟件流程圖 流程圖說明：程序開始的時候就采集并顯示數(shù)據(jù)，如果這個數(shù)據(jù)大于門限值 IAUTO則證明此時已經(jīng)有車進(jìn)入軸重臺，如果不大于這個門限證明沒有車進(jìn)入軸重臺，所以實時顯示當(dāng)前采集數(shù)據(jù)。這樣就完成了一個流程，等下一輛車進(jìn)入軸重臺時開始新的流程。這對公路建設(shè)與管理有著極為重要的意義，同時對車輛運輸現(xiàn)代化管理也有較大的促進(jìn)作用。本文 在總結(jié)前人的經(jīng)驗基礎(chǔ)上，提出了一種新式動態(tài)稱重數(shù)據(jù)處理方式。 當(dāng)然，本設(shè)計中還存在著許多不足之處，算法方面還有待于繼續(xù)完善，硬件部分還有很大的改善空間。 現(xiàn)代社會是一個信息社會，實現(xiàn)信息共享是社會發(fā)展的必然趨勢和必然要求，因此對系統(tǒng)的開放性進(jìn)行有益的研究，使高速公路動態(tài)稱重系統(tǒng)成為 ITS（ intelligent transport systems 智能交通系統(tǒng)）的一部分實現(xiàn)稱重、計價、管理 一體化，實現(xiàn)交通管理流程自動化，有著建設(shè)性的現(xiàn)實意義。 長春理工大學(xué)本科畢業(yè)設(shè)計 28 第 5 章 展望和不足 以后的動態(tài)稱重系統(tǒng)將向著小型化便攜式發(fā)展，而且稱重傳感器也向小型化反應(yīng)快速性發(fā)展（比如光線傳感器）。FPGA 芯片完成數(shù)字濾波后，將數(shù)據(jù)傳送到單片機，單片機輔助 FPGA 芯片完成控制與顯示的任務(wù)。由于速度有限，這樣只能實現(xiàn)簡單的濾波算法。濾波后我們看到情況得到了明顯的改善，噪聲信號的峰峰值被抑制在 的范圍內(nèi)，這就大大改善了信噪比，提高了測量精度。但此時顯示的仍然是當(dāng)前采 集值，如果當(dāng)長春理工大學(xué)本科畢業(yè)設(shè)計 26 前數(shù)值小于下車門限 OAUTO，證明車輛此時已經(jīng)行駛過軸重臺，這時判斷是前輪還是后輪通過軸重臺，如果是前輪我們就將所求最大數(shù)值顯示出來，這就是前輪稱量的軸重值。所以此時必須通過數(shù)字濾波消除干擾。而只是對后面 t1～ t2 的數(shù)據(jù)進(jìn)行濾波處理。為了適應(yīng)這種要求，現(xiàn)在的單片機開發(fā) 系統(tǒng)，除了配備有匯編語言軟件之外，很多還配備了高級語言軟件，如 C5 PLM51 等。匯編語言程序能夠直接操作機器硬件，指令的執(zhí)行速度快。 Sample 中保存著當(dāng)前采樣值，而 s(0)…s(15) 中保留著以前的采樣值，s(16)中是移出丟棄的數(shù)值。下面簡單的介紹一下程序設(shè)計思想。 程序說明：用硬件電路實現(xiàn) FIR濾波器也就是完成以下運算 Y(n)= ?? ??L0k )kn(x)k(h 當(dāng)計算好單位沖擊響應(yīng) h(n)后，剩下的就是進(jìn)行卷積運算了。 ―― 結(jié)果輸出 else null。 shift(i+1):=shift(i)。 for i in 15 downto 0 loop ―― 計算其他 16 點的乘積，并累加求卷積 old:=shift(i)。 then tmp:=sample。)。 then ―― 執(zhí)行復(fù)位 for i in 0 to 15 loop shift(i):=000000000000。―― 一次計算所得的乘積數(shù)值 variable acc:unsigned(19 downto 0)。 architecture beh of fir_lw is ―― 對實體的描述 begin fir_main:process(cp) type shift_arr is array(16 downto 0) of unsigned (11 downto 0)。 ―― 加載 FIR 計算中需要的數(shù)值 entity fir_lw is ―― 實體說明 port( cp， reset:in std_logic。 use 。 16 進(jìn)制乘法： fff00=0， fffff=fef01， fff02=1ffe。 end lw。 then out1=mul(in1， in2)。 end mul_ok。 ―― 加載用戶自己編寫的函數(shù) entity mul_ok is port( cp :in std_logic。 use 。 程序說明：由于在 FIR 計算中需要用到乘法，而在 VHDL 語言中沒有提供乘法函數(shù) ，所以我們用移位相加的辦法來實現(xiàn)乘法。 end loop。 when 10=v_left(18 downto 11):=v_in2(7 downto 0)。 when 6=v_left(14 downto 7):=v_in2(7 downto 0)。 when 2=v_left(10 downto 3):=v_in2(7 downto 0)。039。139。)。 begin v_left(7 downto 0):=in2(7 downto 0)。 alias in2:unsigned(7 downto 0) is r。―― 加載常用庫函數(shù) package mul_fun is ―― 程序包說明 function mul(l:unsigned(11 downto 0)。 程序 清單： library ieee。 end rom。 when others=null。 when 13=v_in1:=00000001。 when 9=v_in1:=00000001。 when 5=v_in1:=00000001。 ―― 以下為 FIR 運算中使用 when 1=v_in1:=00000001。―― 定義一個 rom 函數(shù) end rom。 use 。圖 412 畫出了這種結(jié)構(gòu)，可直接證明它是式 41的結(jié)構(gòu)，這個結(jié)構(gòu)需要 (N+1)/2 次乘法，只是級聯(lián)或并聯(lián)結(jié)構(gòu)所需次數(shù)的一半，因此實際應(yīng)用中多數(shù)使用這種方法。 (因為是 1?z 的多項式，而非有理分式形式 )FIR 濾波器頻率響應(yīng)為： 【 3】【 4】 H( ?je )= ??????10 )(Nnnjenh = )( ?jeH )(??je (42) ≤n≤N1 ? ?奇對稱稱為第二類 )(nh (46) 本文采用 FIR 數(shù)字濾波，它是由卷積原理實現(xiàn)，如公式 413 所示。只有這樣，取得的綜合和裝配的結(jié)果才會符合你的設(shè)計要求。 布局、布線后的設(shè)計模塊模擬：即使你在設(shè)計綜合之前進(jìn)行了設(shè)計模擬， 在設(shè)計被裝配之后，還是需要對設(shè)計在進(jìn)行模擬。裝配是指把通過綜合和優(yōu)化過程所得到的邏輯，安放到一個邏輯器件之中的過程。當(dāng)然，大型設(shè)計往往是階層結(jié)構(gòu)的序列子設(shè)計和模塊的組合。并行工作程序?qū)е码娐?模擬提前至設(shè)計的早期階段。前兩種方式包括設(shè)計階層的生成，而后一種是將描述的電路當(dāng)作單模塊來進(jìn)行的。 用 VHDL 語言進(jìn)行設(shè)計描述：有了設(shè)計要求的定義后，你可以嘗試去編寫設(shè)計代碼。 圖 213 ICL232 結(jié)構(gòu)框圖 由 ICL232 構(gòu)成的 PC 兼容機與 MCS－ 51 單片機之間的通信接口電路如圖 214 所示。 C C2 電容值的大小影響輸出阻抗，增大電容 值可降低輸出阻抗。 INTERSIL 公司的 ICL232 是單片集成雙 RS232 發(fā)送 /接收器，采用單一 +5V 電源供電，外接至多四只電容，二只電阻便可以構(gòu)成標(biāo)準(zhǔn)的 RS－ 232 通信接口，該器件完全符合 EIA RS－ 232 標(biāo)準(zhǔn)，性能更為可靠。以前大多數(shù)單片機系統(tǒng)的 RS232 轉(zhuǎn)換接口都采用 MC1488 和MC1489 構(gòu)成，它需要 177。該適配器以 INS8250 通信芯片為核心，配以可進(jìn)行電平轉(zhuǎn)換的發(fā)送器和接收器電路及一些控制邏輯電路，將其做成接口卡的形式，其端口地址范圍為 3F8H～ 3FFH。有二個特殊功能寄存器 SCON 和 PCON 可用來控制串行口的工作方式及波特率。這就需要上位微機系統(tǒng)與單片機系統(tǒng)之間進(jìn)行數(shù)據(jù)通訊。由于它具有顯示清晰、亮度高、使用電壓低、壽命長的特點，因此使用非常廣泛。 表 21 AD1674 邏輯控制真值表 CE CS R/C 12/8 0A 工作狀態(tài) 0 禁止 1 禁止 1 0 0 0 啟動 12 位轉(zhuǎn)換 1 0 0 1 啟動 8 位轉(zhuǎn)換 1 0 1 接 1 腳（ +5V） 12 位并行輸出 1 0 1 接 15 腳（ 0V） 0 高 8 位并行輸出 1 0 1 接 15 腳（ 0V） 1 低 4 位加尾隨 4 個 0 長春理工大學(xué)本科畢業(yè)設(shè)計 13 根據(jù)以上分析得到 AD1674 與 FPGA 的接口電路如圖 313 所示。其中 0A =0 時輸出高 8 位， 0A =1 時輸出低 4 位，并以 4 個 0 補足尾隨的低 4 位。 12/8 和 0A 端用來控制轉(zhuǎn)換字長和數(shù)據(jù)格式。 濾波電路的設(shè)計 利用運放作為有限增益可控源的二階低通濾波器，其傳遞函數(shù)為： 【 10】 21211232422111121211*343)(2CCRRSCRRRCRCRSCCRRRRRSH??????? ????? 與二階低通濾波器標(biāo)準(zhǔn)式 202200)/()( ?? ? ??? SQS HSH 相比較，得： 3 430 R RRH ?? 2121 10 CCRR?? 122 113412 2111 22??????? ??? CR CRRRCR CRCR CRQ 2374618U 42O P 07R11KR31KR21K濾波電路2374618U 41O P 07R11KR310KR21KR4100KR 403KR 413K237