fpga設(shè)計(jì)袁百靈ppt課件-wenkub
2023-05-20 12:14:25 本頁面
【正文】 程硬件單元 、 BLOCK RAM資源、布線資源、可配置的 IO單元、 時(shí)鐘資源 等組成 。I++) { function()。 …… ? end endcase ? end C: Verilog: 1) if() … 1) if() … else… else … 2)swithch(variable) 2) case (var) { value1: … case value1 …break。 的結(jié)構(gòu)描述出不帶優(yōu)先級的“平行”條件判斷語句； 二：使用軟件將優(yōu)先級樹優(yōu)化掉 返回 同步設(shè)計(jì)原則 ? 異步電路特點(diǎn) ： ? １．電路的核心邏輯用組合邏輯電路實(shí)現(xiàn)。 同步時(shí)序電路設(shè)計(jì)的幾個(gè)問題： １．是否同步時(shí)序電路一定比異步電路更多使用 邏輯資源？ ２．如何實(shí)現(xiàn)同步時(shí)序電路的延時(shí)？ ３．同步時(shí)序電路的時(shí)鐘如何產(chǎn)生？ 返回 面積與速度的平衡和互換原則 ? 概念： ? 面積：指一個(gè)設(shè)計(jì)消耗的 FPGA/CPLD的邏輯 資源的數(shù)量 ? 速度：指設(shè)計(jì)在芯片上穩(wěn)定運(yùn)行，所能夠達(dá)到 的最高頻率 ? 面積與速度的平衡： ? 對面積和速度的要求，和產(chǎn)品的質(zhì)量和 成本有直接關(guān)系。 adder1輸入處理模塊輸出處理模塊Ａ(s um _t mp )ＢＣ）SumSum_tmp控制信號adder1adder2輸入處理模塊輸出處理模塊ＡＢＣSum_tmpSum 返回 其它 阻塞賦值與非阻塞賦值的區(qū)別和用法 module non_block (a,c,clk)。 reg b,c。 阻塞賦值 input a。 always (negedge clk) begin b=a。
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1