fpga組合邏輯設(shè)計(jì)ppt課件-wenkub
2023-05-20 12:14:15 本頁(yè)面
【正文】 74LS138是一款 38二進(jìn)制譯碼器，它具有3個(gè)輸入端、 3個(gè)控制端及 8個(gè)輸出端。 在 RS觸發(fā)器的基礎(chǔ)上，增加一個(gè)與非門，使信號(hào) D從 S端輸入， D經(jīng)非門后從 R端輸入，即可構(gòu)成同步式 D觸發(fā)器。 amp。 D觸發(fā)器設(shè)計(jì) G3 G4 G1 G2 S R D G1 G2 CP Q Q ( a) D 觸發(fā)器的構(gòu)成 1 D Q Q CP amp。 同步 RS觸發(fā)器的邏輯圖 C D CP A B Q Q S R 給觸發(fā)器加一個(gè)時(shí)鐘控制端 CP，只有在 CP端上出現(xiàn)時(shí)鐘脈沖時(shí)，觸發(fā)器的狀態(tài)才能變化。 2. 特點(diǎn)： a) 為了記憶一位二值量信息，觸發(fā)器應(yīng)有兩個(gè)能自行保持的穩(wěn)定狀態(tài)，分別用來表示邏輯 0和 1，或二進(jìn)制的 0和 1。 b) 在適當(dāng)輸入信號(hào)作用下，觸發(fā)器可從一種穩(wěn)定狀態(tài)翻轉(zhuǎn)為另一種穩(wěn)定狀態(tài)；并且在輸入信號(hào)消失后，能保持翻轉(zhuǎn)后的狀態(tài)。這種觸發(fā)器稱為 同步觸發(fā)器 。 amp。 amp。 D觸發(fā)器是最常用的觸發(fā)器，其他時(shí)序電路（包括其他觸發(fā)器）都可以由 D觸發(fā)器外加一部分組合邏輯電路轉(zhuǎn)換而來。 74系列數(shù)字電路設(shè)計(jì) ? 由 74LS138譯碼器的邏輯圖可以看出，只有當(dāng)控制端 為 “ 0
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1