【正文】 VS=O、 HS=O時(shí)， CRT 的內(nèi)容被顯示為亮的過(guò)程，即是正向掃描的過(guò)程大致為 26s，當(dāng)一行被掃描完成后，行同步 HS=I，約需 6s；其間， CRT 的掃描會(huì)產(chǎn)生消隱，電 子束即回到 CRT 的左邊的下一行得起始位置 (X=O， Y=I)，當(dāng)掃描完成了 480 行以后，場(chǎng)同步 VS=I，場(chǎng)同步的產(chǎn)生使掃描線回到 CRT 得第一行第一列 (X=O， Y=O 處，大約兩個(gè)行周期 )。掃描隨即開(kāi)始從屏幕的左上方進(jìn)行，從左到右，從上到下，進(jìn)行掃描，每掃完了一行，電子束 則返回于屏幕左邊下面一行的初始位置，在這期間，CRT把電子束消隱了，每行完成結(jié)束時(shí)，行同步則采用行同步信號(hào)進(jìn)行，掃描完所有行 。一旦能夠從 FPGA發(fā)出這 5個(gè)信號(hào)到 VGA接口，就表示可以實(shí)現(xiàn)對(duì) VGA的控制。 VGA 顯示接口 VGA接口是一種 D 型接口，上面共有 15針孔，分成三排 ， 每排五個(gè)。它同樣還被用于 LCD 的液晶顯示設(shè)備，隨著微電子制造工藝的發(fā)展，可編程邏輯器件也取得了長(zhǎng)久的進(jìn)步，早期的元器件只可以存儲(chǔ)很少的數(shù)據(jù)，邏輯功能實(shí)現(xiàn)更為簡(jiǎn)單，然而發(fā)展至今，其完成的邏輯功能相對(duì)復(fù)雜，規(guī)模更大，速度更快，功耗更低！現(xiàn)階段可編程邏輯器件主要有兩大類(lèi)，現(xiàn)場(chǎng)可編程邏輯器件（ FPGA）和復(fù)雜可編程邏輯器件（ CPLD）。 ◆ 采用 FPGA（現(xiàn)場(chǎng)可編程門(mén)陣列）設(shè)計(jì)的 VGA接口可以將要顯示的數(shù)據(jù)直接傳送到顯示器，跳過(guò)計(jì)算機(jī)的處理過(guò)程，加快了數(shù)據(jù)的處理速度，從而有利的節(jié)約硬件成本。本次畢業(yè)設(shè)計(jì)即選用 FPGA來(lái)實(shí)現(xiàn) VGA的顯示。 VGA圖像控制器是一個(gè)較大的數(shù)字系統(tǒng)，傳統(tǒng)的圖像顯示的方法是 將 圖像數(shù)據(jù)傳輸?shù)接?jì)算機(jī)，并通過(guò)顯示屏顯示出在傳輸過(guò)程中， 在 圖像數(shù)據(jù) 中 的 芯片 需要不斷的信號(hào)控制，所以造成 芯片 的資源浪費(fèi)，系統(tǒng)還需要依靠計(jì)算機(jī)，從而減少了系統(tǒng)的靈活性。t need to rely on the puter, it can greatly reduce the cost, and can satisfy the production practice changing needs, product upgrading and convenient quickly. Keywords: Programmable logic devices VGA Image controller 基于 FPGA 的 VGA 圖像顯示控制器設(shè)計(jì) 3 目 錄 前 言 .................................................................... 5 第 1 章 VGA 概述 .......................................................... 6 VGA顯 示技術(shù)的發(fā)展概況 .................................................... 6 VGA顯示接口 .............................................................. 7 VGA顯示原理 .............................................................. 8 VGA時(shí)序 ................................................................. 10 第 2 章 FPGA 簡(jiǎn)介及設(shè)計(jì)流程 .............................................. 13 FPGA 簡(jiǎn)介 ....................................................... 13 FPGA 設(shè)計(jì)流程 ................................................... 14 VHDL 簡(jiǎn)介 ....................................................... 16 Quartus II 簡(jiǎn)介 ................................................. 17 第 3 章 設(shè)計(jì)方案 ........................................................ 19 設(shè)計(jì)的主要內(nèi)容 .................................................. 19 設(shè)計(jì)原理 ........................................................ 19 第 4 章 系統(tǒng)實(shí)現(xiàn) ........................................................ 21 VGA 顯示控制模塊 ................................................ 21 imgrom(圖像數(shù)據(jù) ROM) ............................................ 24 圖像原理 .................................................. 24 具體實(shí)現(xiàn)步驟 .............................................. 25 二分頻模塊 ...................................................... 28 地址發(fā)生器模塊 .................................................. 29 頂層設(shè)計(jì) ........................................................ 29 設(shè)計(jì)結(jié)果 ........................................................ 31 第 5 章 結(jié)束語(yǔ) .......................................................... 33 附 錄 ................................................................... 35 顯示掃描模塊代碼 ........................................................ 35 二分頻器模塊代 碼 ........................................................ 36 地址發(fā)生器模塊代碼 ...................................................... 37 參考文獻(xiàn) ................................................................ 38 基于 FPGA 的 VGA 圖像顯示控制器設(shè)計(jì) 4 基于 FPGA 的 VGA 圖像顯示控制器設(shè)計(jì) 5 前 言 現(xiàn)在社會(huì)，以計(jì)算機(jī)技術(shù)為核心的信息技術(shù)飛速發(fā)展 ，以及信息的爆炸式增長(zhǎng)， 人們獲得很大一部分的視覺(jué)信息是從各種電子顯示設(shè)備上獲得的 ,為此對(duì) 電子顯示設(shè)備的要求也越來(lái)越高 ,在 這些因素影響下 ,顯示技術(shù)也取得了快速發(fā)展。而且給出了 VGA模塊的設(shè)計(jì)思路和頂層邏輯框圖。最終實(shí)現(xiàn) VGA 圖像顯示控制器， VGA 圖像控制器是一個(gè)較大的數(shù)字系統(tǒng)，傳統(tǒng)的圖像顯示的方法是在圖像數(shù)據(jù)傳輸?shù)接?jì)算機(jī)，并通過(guò)顯示屏顯示出在傳輸過(guò)程中，將圖像數(shù)據(jù)的 CPU 需要不斷的信號(hào)控制，所以造成 CPU 的資源浪費(fèi)，系統(tǒng)還需要依靠計(jì)算機(jī)，從而減少了系統(tǒng)的靈活性。 1987年 IBM推出了 一種 高分辨率的視頻傳輸標(biāo)準(zhǔn) 即 VGA（視頻圖形陣列）， 其具備 顯示速度快， 分辨率高， 和豐富的顏色等 特點(diǎn)。 采用 FPGA芯片和 EDA設(shè)計(jì)方法， 可 根據(jù)用戶的需求， 為 設(shè)計(jì)提供了有針對(duì)性的 VGA顯示控制器，不需要依靠計(jì)算機(jī)，它可以大大降低成本，并可以滿足生產(chǎn)實(shí)踐中 不斷 改變的 需要 ，產(chǎn)品的升級(jí)換代和方 便迅 速 。 現(xiàn)在，基于 FPGA的設(shè)計(jì)方案越來(lái)越被用于更多的嵌入式系統(tǒng)，在基于 FPGA的大規(guī)模嵌入式系統(tǒng)設(shè)計(jì)中，為了更好的實(shí)現(xiàn) VGA顯示功能，既能使用專(zhuān)用的 VGA接口芯 SPX7111A等，又可以設(shè)計(jì)和使用基于 FPGA的 VGA接口軟核，其優(yōu)點(diǎn)在于能使用 VGA專(zhuān)用芯片具有更穩(wěn)定的 VGA時(shí)序和更多的顯示模式可供選擇。 ◆ 整體設(shè)計(jì) 費(fèi)用降低 ， 產(chǎn)品更具有價(jià)格優(yōu)勢(shì)。 FPGA 的運(yùn)行速度快，管腳資源更加豐富，大規(guī)模的系統(tǒng)設(shè)計(jì)的實(shí)現(xiàn)相對(duì)簡(jiǎn)單，大量軟核可供使用用，有利于二次開(kāi)發(fā)使用，不僅如此，而且 FPGA 具備可重構(gòu)的能力，抗看等特點(diǎn)。 其中，除了 2 根 NC（ Not Connect)信 號(hào)、 3 根顯示數(shù)據(jù)總線和 5 個(gè) GND信號(hào)，比較重要的是 3 根 RGB 彩色分量信號(hào)和 2根掃描同步信號(hào) HSYNC 和 VSYNC 針 [2]。 VGA 顯示原理 VGA 顯示的圖像原理：常見(jiàn)之彩色顯示器，一般由 CRT(即：陰極射線管 )構(gòu)成。場(chǎng)同步則采用場(chǎng)同步信號(hào)進(jìn)行，并使掃描回到屏幕的左上方，同時(shí)場(chǎng)消隱進(jìn)行，準(zhǔn)備下一場(chǎng)的掃描。 Hs 和 Vs 的時(shí)序圖。本設(shè)計(jì)基于標(biāo)準(zhǔn) VGA模式來(lái)實(shí)現(xiàn)。圖 VGA顯示模塊與 CRT顯示器的控制框圖。這種光柵掃描一般具備以下路徑：在每一行從上到下并從左到右進(jìn)行掃描。板上的 VGA接口只需使用其中的五個(gè)引腳，其中行、幀同步信號(hào)直接由 FGPA輸出；紅、綠、藍(lán)三色信號(hào)使用 FPGA上 8個(gè)引腳， 8位數(shù)據(jù) ，其中紅色兩基于 FPGA 的 VGA 圖像顯示控制器設(shè)計(jì) 10 位，綠色及藍(lán)色各三位，通過(guò)電阻網(wǎng)絡(luò) D/A變換后在顯示器顯示輸出值， DA轉(zhuǎn)換器在這個(gè)電阻網(wǎng)絡(luò)上被模擬 ， 輸入信號(hào)的電壓被分成幾段。 針對(duì)開(kāi)發(fā)板的條件，若想得到 25MHz的像素頻率輸出，則必須采用 50MHz的系統(tǒng)時(shí)鐘進(jìn)行分頻。 VGA_HSYNC和 VGA_VSYNC信號(hào)使用LVTTL或 LVCMOS3I/O標(biāo)準(zhǔn)驅(qū)動(dòng)電平。 LCD使用矩陣開(kāi)關(guān)給液晶加壓，在每個(gè)像素點(diǎn)上通過(guò)液晶來(lái)改變光的介電常數(shù)。當(dāng)電子束向正方向移動(dòng)時(shí)，信息才顯示，即從左至右、從上至下?，F(xiàn)在的 VGA顯示屏支持多種顯示協(xié)議， VGA控制器通過(guò)協(xié)議產(chǎn)生時(shí)序信號(hào)來(lái)控制光柵?？刂破髦付ㄒ曨l數(shù)據(jù)緩沖器以備電子束通過(guò)顯示屏。 VS信號(hào)定義顯示的更新頻率，或刷新屏幕信息的頻率。 1。在大部分的 FPGA 內(nèi) ,這些可以編輯部件包括記憶元件 ,如觸發(fā)器 (Flipflop)或其他更完整的記憶塊。但是他們也有許多優(yōu)勢(shì) ,例如可以很快的成品 ,可以修改 ,以糾正錯(cuò)誤的程序和便宜的成本。目前 FPGA中多使用 4輸入的 LUT,為此 每一個(gè) LUT 都被 看成一個(gè)有 4位地址線的 16 1的 RAM。 FPGA 設(shè)計(jì)流程 一般來(lái)講 , FPGA 的完整設(shè)計(jì)過(guò)程 ,包括電路設(shè)計(jì)與輸入、功能仿真、全面、綜合仿真 ,實(shí)現(xiàn)和布局布線、布局仿真與驗(yàn)證 ,配線板級(jí)仿真與驗(yàn)證、調(diào)試和加載配置。 電路設(shè)計(jì)：將電路系統(tǒng)以一定的表達(dá)方式輸入到計(jì)算機(jī)里面，即將設(shè)計(jì)人員的電路基于 FPGA 的 VGA 圖像顯示控制器設(shè)計(jì) 15 構(gòu)想輸入到 EDA 等工具上， 原理圖設(shè)計(jì)輸入方法和硬件描述語(yǔ)言 (HDL)的電路設(shè)計(jì)文 本是常用的 設(shè)計(jì)輸入方法 。此外在使用 QuartusII 時(shí)也可以采取第三方工具 (如 ModelSim)來(lái) 導(dǎo)入源程序和 testbench 進(jìn)行仿真 。Synthesis] 命令進(jìn)行綜合 ,也可采用第三方的綜合工具。 實(shí)現(xiàn)布