【正文】 電路的關(guān)鍵步驟。首先利用 EDA 工具的文本或圖形編輯器將設(shè)計者的設(shè)計意圖用文本（ ABELHDL 程序）或圖形方式（原理圖或狀態(tài)圖）表達(dá)出來。綜合過程就是將電路的高級語言描述轉(zhuǎn)換低級的、可與目標(biāo)器件FPGA/CPLD 相映射的網(wǎng)表文件 求是科技 [15]。典型的 EDA 工具中必須包含兩個特殊的軟件包，即綜合器和適配器。寫信息時為了保證信息的正確顯示，每行都重新確定了 DDRAM 地址，避免液晶自動計數(shù)出現(xiàn)混亂。方法為，采用 VHDL 硬件描述語言先實現(xiàn)任意模 N的計數(shù)器，然后將模 N的計數(shù)器與異或門和 2分頻器連接起來。實現(xiàn)分頻的方法主要有： （ 1）偶數(shù)分頻 對時鐘進(jìn)行偶數(shù)分頻，使占空比達(dá)到 50%很簡單，只要使用一個計數(shù)器，在計數(shù)器的前一半時間里，實輸出電平為高電平，在計數(shù)的后一半時間里，使輸出電平為低電平，這樣輸出的時鐘信號就是占空比為 50%的時鐘信號。本課題通過對 LCD顯示控制器的設(shè)計，在 LCD模塊上顯示“ WELCOME TO DIANXUEYUAN”和“ GOOD LUCK”等字符，設(shè)計一個頂層模塊然后在其下面建立 3 個功能獨(dú)立的子模塊，即分頻模塊、 LCD 顯示模塊和執(zhí)行指令模塊。設(shè)計的頂層模塊將調(diào)用這三個子模塊來實現(xiàn) LCD 顯示控制功能。 人們 80%的信息都是通過視覺獲得的，一 個良好的顯示終端對人們獲取信息十分重要。 通用計 算機(jī)系統(tǒng)的技術(shù)要求是高速、海量的數(shù)值計算；技術(shù)發(fā)展方向是總線速度的無限提升，存儲容量的無限擴(kuò)大。在這些因素的驅(qū)動下，顯示技術(shù)也取得了飛速的發(fā)展。以FPGA 為硬件編程語言來實現(xiàn)的 LCD 控制器，具有易于集成到片上系統(tǒng) 、 方便修改 、 適應(yīng)不同 液晶顯示器的特點(diǎn)。 作者簽名： 日期： 年 月 日 導(dǎo)師簽名： 日期： 年 月 日 北方民族大學(xué)學(xué)士學(xué)位論文 基于 FPGA 的嵌入式系統(tǒng)設(shè)計 LCD 顯示控制器 4 摘 要 相比于其它終端顯示設(shè)備， 液晶顯示器具有低壓、微功耗、顯示信息量大、體積小等 優(yōu)點(diǎn) ，在移動通信終端、便攜計算 機(jī)、 GPS 衛(wèi)星定位系統(tǒng)等領(lǐng)域有廣泛用途，成為使用量最大的顯示器件。本人完全意識到本聲明的法律后果由本人承擔(dān)。 作 者 簽 名： 日 期： 指導(dǎo)教師簽名： 日 期： 使用授權(quán)說明 本人完全了解 大學(xué)關(guān)于收集、保存、使用畢業(yè)設(shè)計（論文）的規(guī)定，即：按照學(xué)校要求提交畢業(yè)設(shè)計（論文）的印刷本和電子版本；學(xué)校有權(quán)保存畢業(yè)設(shè)計（論文）的印刷本和電子版，并提供目錄檢索與閱覽服務(wù)；學(xué)校可以采用影印、縮印、數(shù)字化或其它復(fù)制手段保存論文；在不以贏利為目的前提下，學(xué)?？梢怨颊撐牡牟糠只蛉績?nèi)容。北方民族大學(xué)學(xué)士學(xué)位論文 基于 FPGA 的嵌入式系統(tǒng)設(shè)計 LCD 顯示控制器 北方民族大學(xué) 學(xué)士學(xué)位論文 論文題目 : 基于 FPGA 的嵌入式系統(tǒng)設(shè)計 LCD 顯示控制器 北方民族大學(xué)教務(wù)處制 北方民族大學(xué)學(xué)士學(xué)位論文 基于 FPGA 的嵌入式系統(tǒng)設(shè)計 LCD 顯示控制器 2 畢業(yè)設(shè)計（論文）原創(chuàng)性聲明和使用授權(quán)說明 原創(chuàng)性聲明 本人鄭重承諾：所呈交的畢業(yè)設(shè)計（論文），是我個人在指導(dǎo)教師的指導(dǎo)下進(jìn)行的研究工作及取得的成果。 作 者簽名： 日 期： 北方民族大學(xué)學(xué)士學(xué)位論文 基于 FPGA 的嵌入式系統(tǒng)設(shè)計 LCD 顯示控制器 3 學(xué)位論文原創(chuàng)性聲明 本人鄭重聲明：所呈交的論文是本人在導(dǎo)師的指導(dǎo)下獨(dú)立進(jìn)行研究所取得的研究成果。 作者簽名： 日期： 年 月 日 學(xué)位論文版權(quán)使用授權(quán)書 本學(xué)位論文作者完全了解學(xué)校有關(guān)保留、使用學(xué) 位論文的規(guī)定，同意學(xué)校保留并向國家有關(guān)部門或機(jī)構(gòu)送交論文的復(fù)印件和電子版，允許論文被查閱和借閱。液晶顯示控制器作為液晶驅(qū)動電路的核心部件通常由集成電路組成，通過為液晶顯示系統(tǒng)提供時序信號和顯示數(shù)據(jù)來實現(xiàn)液晶顯示。 與傳統(tǒng)嵌入式系統(tǒng)設(shè)計不同， Nios 系統(tǒng)的開發(fā)分硬件開發(fā)和軟件開發(fā)兩個流程， SOPC 是可編程技術(shù)發(fā)展到一定階段的必然產(chǎn)物。使用 FPGA/CPLD 設(shè)計的液晶控制器具有很高的靈活性，可以根據(jù)不 同的液晶類型、 尺寸、使用場合特別是不同的工業(yè)產(chǎn)品，做一些特殊的設(shè)計，以最小的代價滿足系統(tǒng)的要求，而且可以解決通用的液晶顯示控制器本身固有的一些缺點(diǎn)。 而嵌入式計算機(jī)系統(tǒng)的技術(shù)要求則是對象的智能化控制能力；技術(shù)發(fā)展方向是與對象系統(tǒng)密切相關(guān)的嵌入性能、控制能力與控制的可靠性。而液晶顯示技術(shù)逐漸成熟，已是型嵌入式設(shè)備顯示終端的主流設(shè)備。采用的是相對獨(dú)立的 VHDL 語言，便于移植和修改。這 3 個子模塊最后在頂層模塊中被調(diào)用并裝配在一起，共同完成要求。 （ 2）奇數(shù)分頻 與偶數(shù)分頻相同，但是如果要求占空比為 50%，則可以先對輸入時鐘的上升沿技計數(shù)，然后讓一個內(nèi)部信號在前一半時 間里為低電平在后半段時間里為高電平 ， 同時對輸入時鐘的下降沿進(jìn)行計數(shù)，讓另一個內(nèi)部信號在前一半的時間里為高電平，后一半時間里為低電平。即可以實現(xiàn)半整數(shù)分頻。 執(zhí)行指令模塊 顯示控制單元實現(xiàn)采用狀態(tài)機(jī)，將整個 LCD 屏幕刷新一次的控制分為若干單元狀態(tài)。綜合器的功能就是將設(shè)計者在 EDA 平臺上完成的針對某個系統(tǒng)項目的 HDL、原理圖或狀態(tài)圖形描述，針對給定的硬件系統(tǒng)組件，進(jìn)行編譯、優(yōu)化、轉(zhuǎn)換和綜合，最終獲得我們欲實現(xiàn)功能的描述文件。 適配器的功能是將由綜合器產(chǎn)生的 網(wǎng)表 文件配置與指定的目標(biāo)器件中，產(chǎn)生最終的下載文件，如 JED 文件。 北方民族大學(xué)學(xué)士學(xué)位論文 基于 FPGA 的嵌入式系統(tǒng)設(shè)計 LCD 顯示控制器 11 編譯。綜合后 HDL 綜合器可生成 ENIF、 XNF 或 VHDL 等格式的網(wǎng)表文件，他們從門級開始描述了最基本的門電路結(jié)構(gòu)。 適配。 功能仿真和時序仿真。 硬件仿真與測試。 2） FPGA 可做其它全定制或半定制 ASIC 電路的中試樣片。 FPGA 是由存放在片內(nèi) RAM 中的程序來設(shè)置其工作狀態(tài)的 ,因此 ,工作時需要對片內(nèi)的 RAM 進(jìn)行編程。 FPGA 的編程無須專用的 FPGA 編程器 ,只須用通用的 EPROM、 PROM 編程器即可。 FPGA 有多種配置模式：并行主模式為一片 FPGA 加一片 EPROM 的方式 。 VHDL 的英文全寫是： VHSIC（ Very High Speed Integrated Circuit） Hardware Descriptiong 超高速集成電路硬件描述語言。 。 。 2. 具有運(yùn)行速度快，界面統(tǒng)一，功能集中，易學(xué)易用等特點(diǎn)。 II 的設(shè)計流程 Quartus II 設(shè)計流程 如下 ： 設(shè)計輸入：完成期間的硬件描述，包括文本編輯器、塊與符號編輯器、MegaWizard 插件管理器、約束編輯器和布局編輯器等工具； 綜合：包括分析和綜合器以、輔助工具和 RTL 查看器等工具； 布局連線：將設(shè)計綜合后的網(wǎng)表文件映射到實體器件的過程，包括 Fitter 工具、約束編輯器、布局圖編輯器、芯片編輯器和增量布局連線工具；時序分析； 仿真： Quartus II 提供了功能仿真和時序仿真兩種工具； 器件編程與配置：包括四種編程模式，即被動串行模式、 JTAG 模式、主動串行模式和插座內(nèi)編程模式 [14]。從設(shè)計手段上講，相比于傳統(tǒng)技術(shù)，更廣和更深入地利用了計算機(jī)，而計算機(jī)技術(shù)無疑是當(dāng) 今的主流技術(shù)。 . SOPC 概述 Nios 嵌入式 CPU 是一種專門為單芯片可編程系統(tǒng)（ SOPC）設(shè)計應(yīng)用而優(yōu)化的 CPU 軟核。 Nios 是一個可靈活定制的 CPU，它的外設(shè)是可選的 IP 核或自定制邏輯，可以根據(jù)系統(tǒng)設(shè)計要求，通過 SOPC Builder 向?qū)降慕缑娑ㄖ撇眉舻卯?dāng)?shù)?SOPC 系統(tǒng)。然后鎖定端口引腳，啟動 QuartusII，對生成的 Nios系統(tǒng)描述文件進(jìn)行綜合、適配和下載 。個開發(fā)分為四個階段。 第二階段 :硬件設(shè)計階段。 3. 使用 Quartus 進(jìn)行硬件整體設(shè)計。 主要步驟為： 1. 獲取目標(biāo) Nios 系統(tǒng)的 SDK 利用 SOPC Builder 創(chuàng)建完成 Nios CPU 之后，就會在其工作目錄下生成 Nios CPU 系統(tǒng)的 SDK 子目錄。通過使用 niosbuild 批處理命令或編寫 Makefile 文件，開發(fā)人員可以方便地對軟件源程序進(jìn)行編譯。 1. 調(diào)試代碼 如果在源程序中使用了 printf()函數(shù)輸出調(diào)試信息，那么該調(diào)試信息將被傳送到標(biāo)準(zhǔn)輸出輸入端口（ STDIO）上。 2. 轉(zhuǎn)換代碼為自啟動代碼 應(yīng)用程序代碼完全調(diào)試通過后，還可以將執(zhí)行代碼存儲到開發(fā)板上的 Flash 存儲器中，之后，每次 Nios CPU 復(fù)位重啟后就會自動執(zhí)行該可執(zhí)行代碼。 ? 另一種方法則需要 Nios 硬件開發(fā)人員在 SOPC Builder 中去掉 GREM Monitor 監(jiān)控程序，并將 Nios CPU 的 reset 地址指向程序在 Flash 存儲器中的地址，然后重新編譯硬件設(shè)計即可。 最后，就是基于 Nios 的 SOPC 系統(tǒng)在實際產(chǎn)品上的實現(xiàn)。 . Nios 軟核處理器 簡單說來， Nios 是一個處理器的 IP 核， Nios 軟核處理器是一個基于流水線的精簡指令集通用微處理器，時鐘信號頻率最高可達(dá) 75MHz，其指令集的大部分指令均可在一個時 鐘周期內(nèi)完成，它具有以下一些特點(diǎn) [18]: ? 它是一種可配置的 IP核，設(shè)計者可以通過 SOPC Builder 開發(fā)工具對其參數(shù)進(jìn)行配置以適應(yīng)不同場合的需要。編譯器可以使用數(shù)量如此多的寄存器來加速函數(shù)調(diào)用以及對本地變量的訪問。 ? 計算機(jī)和存儲設(shè)備 ： 打印機(jī)，存儲服務(wù)類。眩光，眼睛不會感到勞累干澀 。 雖然 LCD 曾有自身的缺陷，如視角小，對比度較小等，不過隨著液晶顯示高技術(shù)的己證實，隨著液晶材料和工藝技術(shù)的進(jìn)步，新型 LDC 器件正在不斷完善。 在靜態(tài)驅(qū)動的液晶顯示器件上，比如說用于顯示數(shù)字一個 8字段模塊，像素的背電極 BP是連在一起引出的，而 8個字段像素的段電極 SGE分別引出，如圖 321所示。波圖如圖 322所示 接下來再來看看上面的驅(qū)動原理在電路上的實現(xiàn)，這個還是比較簡單的，是通過異或電路的邏輯原理，如圖 323 所示 :我們把異或電路用在一個液素的驅(qū)動上，使用一個振蕩器通過分頻器整形產(chǎn)生背電極 BP 的驅(qū)動脈沖序列接提供給背電極 BP 上。液晶動態(tài)方式基本原理是這樣的 :把液晶顯示器件的電極的制作與排布上作了加工，實矩陣型結(jié)構(gòu)，即把水平一組顯示像素的背電極短接在一起引出，稱之為行電稱公共極，用 CMO 符號表示 。行掃描時逐行順序進(jìn)行的，循環(huán)周期很短，使得液晶顯示屏上呈現(xiàn)穩(wěn)定的圖果。因而 隨著顯示像素的增多，為了保證現(xiàn)時就需要適度的提高驅(qū)動電壓以提高電場的電壓有效值或采用雙屏電極排布提高占空比系數(shù)。北方民族大學(xué)學(xué)士學(xué)位論文 基于 FPGA 的嵌入式系統(tǒng)設(shè)計 LCD 顯示控制器 24 驅(qū)動器主要分驅(qū)動電路和邏輯電路兩部分，驅(qū)動電路部分是由兩組“開電路組成，完成液晶驅(qū)動功能。鎖存器的內(nèi)容作為驅(qū)動電壓的選擇信號直接控制液晶驅(qū)動的輸出電壓。液晶顯示控制器有兩大作用 :其一，控制器是為液晶顯示提供時號和顯示數(shù)據(jù) 。液晶顯示驅(qū)動控制器可以說是驅(qū)動器的升格 — 在驅(qū)動器內(nèi)部增加控制功能從而使液晶顯示驅(qū)動器升格為專用的帶有顯示驅(qū)動輸出的液晶顯示控它在原有驅(qū)動功能的基礎(chǔ)上增加了片內(nèi)顯示緩沖區(qū)及其管理能力 。片內(nèi)緩沖量有限，驅(qū)動液晶顯示器件的規(guī)模有限，可以說比較小。接口部有兩個通道，一個是指令通道，即指令寄存器，它用收并存儲微處理器發(fā)送來的指令代碼，通過譯碼器將該代碼解譯成邏輯信號，現(xiàn)液晶控制器的狀態(tài)控制 /設(shè)置功能，它還可以作為參數(shù)寄存器的地址，選通的參數(shù)寄存器 。 2)驅(qū)動部 驅(qū)動部是液晶顯示控制器與液晶顯示驅(qū)動系統(tǒng)的接口。 CP— 數(shù)據(jù)移位脈沖信號，控制數(shù)據(jù)從控制器輸出，以及顯示數(shù)據(jù)在列中的移北方民族大學(xué)學(xué)士學(xué)位論文 基于 FPGA 的嵌入式系統(tǒng)設(shè)計 LCD 顯示控制器 27 位。 3)控制部 液晶顯示控制器的控制部是液晶顯示控制器的核心。它負(fù)責(zé)顯示存儲區(qū)的管理與操作，負(fù)責(zé)字符發(fā)生器的操作，負(fù)責(zé)將參存器的內(nèi)容轉(zhuǎn)換成相應(yīng)的顯示功能邏輯，負(fù)責(zé)將顯示數(shù)據(jù)和指令參數(shù)傳輸就顯示時序提供給顯示時鐘電路以生成液晶顯示驅(qū)動系統(tǒng)所需的驅(qū)動時序脈沖列，并且實現(xiàn)顯示數(shù)據(jù)向液晶顯示驅(qū)動系統(tǒng)的傳送?？刂撇績?nèi)