基于fpga的數(shù)字鐘的設(shè)計(jì)(已修改)
2024-12-17 22:48 本頁(yè)面
【正文】 數(shù)字鐘的設(shè)計(jì) 學(xué)生姓名： XXX 學(xué)生學(xué)號(hào)： 2020XXXX 院（系）： 電氣信息工程學(xué)院 年級(jí)專業(yè)： 20XX 級(jí)電子信息工程班 小 組： XXXX 指導(dǎo)教師： XXXX 二零 XX 年 X 月 XX 日攀枝花學(xué)院課程設(shè)計(jì)論文 數(shù)字鐘的設(shè)計(jì) I 摘 要 本設(shè)計(jì)為一個(gè)多功能的數(shù)字鐘，具有時(shí)、分 、秒計(jì)數(shù)顯示功能，以 24 小時(shí)循環(huán)計(jì)數(shù)；具有校對(duì)功能。 本設(shè)計(jì)采用 EDA 技術(shù)，以硬件描述語(yǔ)言 VHDL 為系統(tǒng)邏輯描述手段設(shè)計(jì)文件，在 QUARTUSII 工具軟件環(huán)境下，采用自頂向下的設(shè)計(jì)方法，由各個(gè)基本模塊共同構(gòu)建了一個(gè)基于 FPGA 的數(shù)字鐘。 系統(tǒng)由時(shí)鐘模塊、控制模塊、計(jì)時(shí)模塊、數(shù)據(jù)譯碼模塊、顯示以及組成。經(jīng)編譯和仿真所設(shè)計(jì)的程序，在可編程邏輯器件上下載驗(yàn)證，本系統(tǒng)能夠完成時(shí)、分、秒的分別顯示，由按鍵輸入進(jìn)行數(shù)字鐘的清零、啟停功能。 關(guān)鍵詞 數(shù)字鐘 ,硬件描述語(yǔ)言 ,VHDL,FPGA 攀枝花學(xué)院課程設(shè)計(jì)論文 數(shù)字鐘的設(shè)計(jì) II Abstract The design for a multifunctional digital clock, with hours, minutes and seconds count display to a 24hour cycle count。 have proof functions function. The use of EDA design technology, hardwaredescription language VHDL description logic means for the system design documents, in QUAETUSII tools environment, a topdown design, by the various modules together build a FPGAbased digital clock. The main system make up of the clock module, control module, time module, data decoding module, display and broadcast module. After piling the design and simulation procedures, the programmable logic device to download verification, the system can plete the hours, minutes and seconds respectively, using keys to cleared , start and stop the digital clock. Keywords digital clock,hardware description language,VHDL,FPGA 攀枝花學(xué)院課程設(shè)計(jì)論文 數(shù)字鐘的設(shè)計(jì) III 目 錄 摘 要 ............................................................................................................................ I ABSTRACT ..................................................................................................................... II 1 題目的意義和設(shè)計(jì)的要求 ..................................................................................... 1 題目的意義 ............................................................................................................ 1 設(shè)計(jì)的要求 ............................................................................................................ 1 2 設(shè)計(jì)的基本原理 ..................................................................................................... 2 3 設(shè)計(jì)方案 .................................................................................................................. 4 設(shè)計(jì)思路 ............................................................................................................... 4 各模塊的模塊圖和功能 .......................................................................................... 4 分頻器模塊 ..................................................................................................... 4 六進(jìn)制計(jì)數(shù)器模塊 .......................................................................................... 6 十進(jìn)制計(jì)數(shù)器模塊 .......................................................................................... 7 二十四進(jìn)制計(jì)數(shù)器模塊 ................................................................................... 8 譯碼器模塊 ................................................................................................... 10 頂層文件模塊 ..................................
試題試卷相關(guān)推薦
鄂ICP備17016276號(hào)-1