【正文】 1 畢 業(yè) 論 文（設(shè)計(jì)） 題 目： 基于 VHDL的快速信號(hào)處理器實(shí)現(xiàn) 學(xué) 號(hào)： xxxxxxxxxxxxxxxxxx 姓 名： xxxxxxxxxxx 年 級(jí)： 2020級(jí) 學(xué) 院： 信息科學(xué)技術(shù)學(xué)院 系 別： 電子 信息工程 系 專 業(yè)： 電子信息工程 專業(yè) 指導(dǎo)教師： xxxxxxx 完成日期： 20xx年 05 月 05 日 I 摘 要 隨著數(shù)字電子技術(shù)的快速發(fā)展，數(shù)字信號(hào)處理技術(shù)及理論廣泛應(yīng)用于通信、語音處理、圖像處理、雷達(dá)信號(hào)處理、計(jì)算機(jī)和多媒體等領(lǐng)域。隨著可編程邏輯器的發(fā)展，使得電子設(shè)計(jì)的規(guī)模和集成度大幅度提高。在不同應(yīng)用場(chǎng)合使用不同性能的 FFT 處理器。 FPGA(Field Programmable Gate Array)即現(xiàn)場(chǎng)可編程門陣列，是大規(guī)?？删幊踢壿?器件。由于 FPGA在速度和集成度方面的飛速提高，使得利用硬件來實(shí)現(xiàn)數(shù)字信號(hào)處理找到了新的方法。 FPGA使用可編程的查找表（ Look Up Table,LUT)結(jié)構(gòu)，用靜態(tài)隨機(jī)存儲(chǔ)器 SRAM構(gòu)成邏輯函數(shù)發(fā)生器，采用 FPGA技術(shù)可以提高元器件的優(yōu)質(zhì)利用性可以降低設(shè)計(jì)風(fēng)險(xiǎn)，減少資金投入，縮短研發(fā)周期，且能夠并行處理數(shù)據(jù)，容易實(shí)現(xiàn)流水線結(jié)構(gòu)，而且升級(jí)簡(jiǎn)便，提高了設(shè)計(jì)的靈活性，再加上VHDL語言的靈活的描述方法以及與硬件無關(guān)的特點(diǎn)，所有這些都非常適合實(shí)現(xiàn)FFT算法，使得使用 VHDL語言基于 FPGA實(shí)現(xiàn) FFT成為研究方 向。 FFT 的硬件結(jié)構(gòu)主要包括蝶形處理單元、數(shù)據(jù)存儲(chǔ)器 RAM、控制模塊、旋轉(zhuǎn)因子存儲(chǔ)器 ROM、地址發(fā)生器。本文以 8 點(diǎn)復(fù)數(shù)、 8 位數(shù)據(jù)位寬為例進(jìn)行設(shè)計(jì)與邏輯綜合。采用 Altera 公司的 Cyclone II 系列 FPGA 芯片 EP2C8Q208C8 實(shí)現(xiàn)該處理器 ,用 Quartus II 進(jìn)行開發(fā)。 關(guān)鍵詞 ： 數(shù)字信號(hào)處理； FPGA。FFT 算法； VHDL 語言 II Abstract With the rapid development of digital electronic technology, digital signal processing technology and theory has been widely used in munications, voice processing, image processing, radar signal processing, puter and multimedia and so on. With the development of programmable logic devices, making the scale of electronic design and integration greatly improved. In different applications use different performance FFT processor. FPGA (Field Programmable Gate Array) or field programmable gate array ,it is largescale programmable logic devices. Owing to improvement of FPGA39。s speed and integration, it39。s possible to realize digital signal processing by hardware. FPGA use lookup table(LUT) structure,with a static random access memory SRAM constitutes a logic function generator,the using of FPGA technology can improve the using of highquality ponents to reduce design risk,reduce capital investment,shorten the development cycle, and the ability to parallel processing of data, easy to implement pipeline easy to upgrade and improve design flexibility,coupled with the VHDL description of a flexible approach and hardwareindependent features,all of which are very suitable for implementation of FFT algorithm,which make it to be a research problem that using VHDL achieves FFT based on FPGA. The hardware structure including FFT butterfly processing unit, data memory RAM, the control module, the twiddle factor memory ROM, address generator. By a 8 point plex, 8bit data bit wide as an example the design and logic synthesis. Using Altera39。s Cyclone II series FPGA chip EP2C8Q208C8 implement the processor to use Quartus II development software. Key words: Digital signal processing。 FPGA。 FFT algorithm。 VHDL language III 目 錄 1 緒 論 .......................................................... 1 數(shù)字信號(hào)處理 簡(jiǎn)介 ............................................. 1 FFT 算法簡(jiǎn)介 ................................................. 2 FPGA 結(jié)構(gòu)及工作原理 .......................................... 2 1 硬件描述語言及 QuartusⅡ平臺(tái) ................................... 4 HDL 概述 ..................................................... 4 VHDL 語言簡(jiǎn)介 ................................................ 4 VHDL 的優(yōu)點(diǎn) .................................................. 5 VHDL 基本設(shè)計(jì)流程 ............................................ 5 VHDL 設(shè)計(jì)單元模型 ............................................ 6 VHDL 語言開發(fā)環(huán)境 QuartusⅡ 介紹 ............................... 9 3 數(shù)字信號(hào)處理的理論基礎(chǔ) ........................................ 11 傅里葉變換的幾種形式 ........................................ 11 離散傅里葉變換算法 .......................................... 12 FFT 算法基本思想 ............................................ 13 按時(shí)間抽取基 2 FFT 算法（庫利 圖基算法） .................... 14 4 用 FPGA 實(shí)現(xiàn)數(shù)字信號(hào)處理的算法 ................................. 18 數(shù)字信號(hào)處理實(shí)現(xiàn)方法 ........................................ 18 FFT 算法在 FPGA 中的實(shí)現(xiàn) ..................................... 19 數(shù) 據(jù)存儲(chǔ)單元 RAM 的實(shí)現(xiàn) .................................... 19 旋轉(zhuǎn)因子存儲(chǔ)器 ROM 的實(shí)現(xiàn) .................................. 20 8位加法器設(shè)計(jì) ............................................ 20 8位乘法器設(shè)計(jì) ............................................ 22 地址產(chǎn)生單元 .............................................. 23 控制 單元 設(shè)計(jì) .............................................. 24 IV 總結(jié) ....................................................... 23 致謝 ............................................................ 26 參考文獻(xiàn) ........................................................ 27 附錄 ............................................................ 28 1 1 緒 論 數(shù)字信號(hào)處理簡(jiǎn)介 數(shù)字信號(hào)處理 (digital signal processing ,DSP)是從 20 世紀(jì) 60 年代隨著信息科學(xué)和計(jì)算機(jī)科學(xué)的快速發(fā)展而形成的一門新興學(xué)科，它 把信號(hào)用數(shù)字或符號(hào)表示成序列，通過計(jì)算機(jī)或通用 (專用 )信號(hào)處理設(shè)備，用數(shù)字的數(shù)值計(jì)算方法處理 (如濾波、變換、壓縮、增強(qiáng)、估計(jì)、識(shí)別等 ),達(dá)到提取有用信息的目的，并且在許多應(yīng)用領(lǐng)域逐步代替的模擬信號(hào)處理系統(tǒng)。 圖 所表示的是模擬信號(hào)數(shù)字處理系統(tǒng)的方框圖，抗混疊濾波器是一個(gè)低通濾波器。對(duì)模擬信號(hào)進(jìn)行采樣時(shí)遵循奈奎斯特采樣定律，采樣頻率 f2 至少應(yīng)大于或等于 2 倍分析信號(hào)的最高頻率 f1，即 f2≥f1；否則可能出來因采樣頻率不夠高，模擬信號(hào)的高頻信號(hào)折疊到低頻段出現(xiàn)“混疊現(xiàn)象”。 因?yàn)槲覀冄芯康男盘?hào)只在一定范圍內(nèi)才 有實(shí)際意義，當(dāng)然采樣頻率也不可能無限高也不需要無限高。為解決頻率混疊現(xiàn)象，對(duì)模擬信號(hào)采樣前，用低通濾波器濾除高于 1/2 采樣頻率的成份。 經(jīng)過抗混疊濾波器輸出的模擬信號(hào)為 X(t)，經(jīng)過 A/D 變換器后輸出的數(shù)字信號(hào)為 X(n),經(jīng)過數(shù)字信號(hào)處理器處理后輸出的數(shù)字信號(hào)為 Y(n),經(jīng)過 D/A變換器后輸出的模擬信號(hào)為 Y(t),再用低通濾波器濾除高頻成份輸出平滑的模擬信號(hào)。 圖 數(shù)字信號(hào)處理系統(tǒng)的簡(jiǎn)單方框圖 數(shù)字信號(hào)與模擬信號(hào)的比較： 時(shí)間和幅度上都是連續(xù)的信號(hào)稱為模擬信號(hào)，時(shí)間和幅度上都是離 散的信號(hào)稱為數(shù)字信號(hào)。 數(shù)字信號(hào)抗干擾能力強(qiáng)，無噪聲積累。 在模擬通信中，為了提高信噪比，需要在信號(hào)傳輸過程中及時(shí)對(duì)誤差的信號(hào)進(jìn)行放大，信號(hào)在傳輸過程中不可避免地對(duì)疊加上的噪聲也被同時(shí)放大，使得信號(hào)在傳輸?shù)倪^程中質(zhì)量變得很差。 抗混疊 濾波器 A/D 變換 器 數(shù)字信號(hào)處理器 D/A 變換器 低通 濾波器 2 便于加密處理。信息傳輸?shù)陌踩院捅Ｃ苄栽絹碓街匾?，?shù)字信號(hào)通信加密處理比模擬信號(hào)通信容易得多。 便于存儲(chǔ)、處理和交換。數(shù)字信號(hào)形式和計(jì)算機(jī)所用信號(hào)一致，都是二進(jìn)制代碼，因此便于與計(jì)算機(jī)聯(lián)網(wǎng)，也便于用計(jì)算機(jī)對(duì)數(shù)字信號(hào)進(jìn)行存儲(chǔ)、處理和交換，可使通信網(wǎng)的管 理、維護(hù)實(shí)現(xiàn)自動(dòng)化、智能化。 設(shè)備便于集成化、微型化。數(shù)字通信采用時(shí)分多路復(fù)用，不需要體積較大的濾波器，設(shè)備中大部分是數(shù)字電路，可用大規(guī)模和超大規(guī)模集成電路實(shí)現(xiàn)，因此體積小、