基于vhdlpwm信號發(fā)生器的設(shè)計畢業(yè)論文(已修改)
2025-07-08 12:26 本頁面
【正文】 Yi bin UniversityEDA技術(shù)及應(yīng)用課程設(shè)計報告 題 目 基于VHDL的PWM信號發(fā)生器系 別 物理與電子工程學(xué)院 專 業(yè) 電子信息科學(xué)與技術(shù) 學(xué)生姓名 學(xué) 號 班 級 2013 年 12月 21日2摘要本次課程設(shè)計是基于VHDL的PWM信號發(fā)生器,PWM信號發(fā)生器應(yīng)用所學(xué)的數(shù)字電路和模擬電路的知識進(jìn)行設(shè)計。在設(shè)計過程中，所有電路仿真均基于Quartus II 。本課程設(shè)計介紹了PWM信號發(fā)生器的設(shè)計方案及其基本原理，并著重介紹了PWM信號發(fā)生器各單元電路的設(shè)計思路，原理及仿真，整體電路的的工作原理，控制器件的工作情況。設(shè)計共有三大組成部分：一是原理電路的設(shè)計，本部分詳細(xì)講解了電路的理論實現(xiàn)，是關(guān)鍵部分；二是性能測試，這部分用于測試設(shè)計是否符合任務(wù)要求。三是是對本次課程設(shè)計的總結(jié)。關(guān)鍵詞： PWM信號發(fā)生器 仿真 設(shè)計 目錄第1章 緒論 EDA 和QuartusⅡ的簡介及起源………………1 EDA的優(yōu)勢及發(fā)展趨勢…………………………1第2章 系統(tǒng)設(shè)計思路………………………………………3第3章 可自加載加法計數(shù)器的設(shè)計………………………4第4章 信號發(fā)生器設(shè)計過程………………………………6第5章 軟件仿真 Quartus Ⅱ軟件簡介……………………………8 用Quartus Ⅱ的仿真步驟和圖像………………9 邏輯綜合結(jié)果……………………………………12第6章 設(shè)計總結(jié)……………………………………………13第7章 參考文獻(xiàn)……………………………………………15附 錄 設(shè)計程序 …………………………………………16 第1章 緒論 EDA和QuartusⅡ的簡介及起源EDA是英文“electronic design automation”(電子自動化設(shè)計)的縮寫，EDA技術(shù)是20世紀(jì)90年代迅速發(fā)展起來的，是現(xiàn)代電子設(shè)計的最新技術(shù)潮流，是綜合現(xiàn)代電子技術(shù)和計算機(jī)技術(shù)的最新研究成果，是電子線路設(shè)計與分析的一門技術(shù)。EDA包括電子線路的設(shè)計、計算機(jī)模擬仿真和電路分析及印制電路板的自動化設(shè)計三個方面的內(nèi)容。隨著可編程邏輯器件迅速發(fā)展，出現(xiàn)了功能強(qiáng)大的全新的EDA工具。具有較強(qiáng)描述能力的硬件描述語言(VHDL、Verilog、HDL)及高性能綜合工具的使用，使過去單功能電子產(chǎn)品開發(fā)轉(zhuǎn)向系統(tǒng)級電子產(chǎn)品開發(fā)。QuartusⅡ是Altera提供的FPGA/CPLD開發(fā)集成環(huán)境，Altera是世界上最大的可編程邏輯器件供應(yīng)商之一。QuartusⅡ是在21世紀(jì)初推出，是Altera前一代FPGA/CPLD集成開發(fā)環(huán)境MAX+plus Ⅱ的更新?lián)Q代產(chǎn)品，其界面友好，使用環(huán)境便捷。它提供了一種與結(jié)構(gòu)無關(guān)的設(shè)計環(huán)境，使設(shè)計者能方便地進(jìn)行設(shè)計輸入、快速處理和器件編程。QuartusⅡ設(shè)計工具完全支持VHDL、Verilog的設(shè)計流程，其內(nèi)部嵌有VHDL、Verlog邏輯綜合器。QuartusⅡ包括模塊化的編譯器。編譯器包括 的功能模塊有分析/綜合器（Analysis
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1