基于fpga的語(yǔ)音數(shù)字時(shí)鐘系統(tǒng)(已修改)
2025-11-21 16:01 本頁(yè)面
【正文】 基于 FPGA的語(yǔ)音數(shù)字時(shí)鐘系統(tǒng) 設(shè)計(jì) 1. 設(shè)計(jì)要求： (1) 計(jì)時(shí)功能：這是這個(gè)計(jì)時(shí)器設(shè)計(jì)的基本功能，每隔一分鐘記一次時(shí)間并在屏幕上顯示出當(dāng)前時(shí)間。 (2) 鬧鐘功能：如果當(dāng)前時(shí)間與設(shè)置的鬧鐘時(shí)間相同，則揚(yáng)聲器會(huì)發(fā)出報(bào)時(shí)聲音。 (3) 設(shè)置新的計(jì)時(shí)器時(shí)間：用戶用數(shù)字鍵 0~9 輸入新的時(shí)間，然后按下 TIME 健確認(rèn)。 (4) 設(shè)置新的鬧鐘時(shí)間：用戶用數(shù)字鍵 0~9 輸入新的鬧鐘時(shí)間，然后按下 ALARM 健確認(rèn)。 (5) 顯示所設(shè)置的鬧鐘時(shí)間：在正常記時(shí)顯示狀態(tài)下，用戶直接按下ALARM 健，則顯示器上顯示已經(jīng)設(shè)置好的鬧鐘時(shí)間。 2．設(shè)計(jì)思路： 控制器命名為 Alarm_controller，外部端口 各個(gè)端口定義： (1) Clk外部時(shí)鐘信號(hào) (2) Reset 復(fù)位信號(hào) (3) Alarm_botton 鬧鐘信號(hào)，當(dāng)其為高電平時(shí)，表示用戶按下 (4) Time_botton 時(shí)間信號(hào)，當(dāng)其為高電平時(shí)，表示用戶按下 (5) Key鍵盤信號(hào)，當(dāng)其為高電平時(shí)，表示用戶按下 0~9 (6) Load_new_a 讀取新的鬧鐘時(shí)間，高電平有效 (7) Load_new_c 控制設(shè)置新的時(shí)間，高電平有效 (8) Show_new_time讀取并顯示新的時(shí)間，高電平有效 (9) Show_a 當(dāng) Show_new_time 為低電平時(shí)，根據(jù) Show_a 控制當(dāng)前是顯示 鬧鐘時(shí)間還是時(shí)鐘時(shí)間 根據(jù)端口的設(shè)置以及控制要求，設(shè)定如下 5 個(gè)狀態(tài) S0：鬧鐘正常計(jì)數(shù)狀態(tài) S1：鍵盤輸入狀態(tài)，當(dāng)用戶按下鍵盤，即進(jìn)入此狀態(tài) ,當(dāng)一段時(shí)間后用戶沒(méi)有按下 Alarm或者 Time確認(rèn)，則自動(dòng)返回 S0 狀態(tài) S2：設(shè)定鬧鐘狀態(tài)，當(dāng)用戶按完鍵盤，按下 Alarm鍵時(shí)進(jìn)入此狀態(tài) S3：設(shè)定時(shí)間狀態(tài)，當(dāng)用戶按完鍵盤，按下 Time 鍵時(shí)進(jìn)入此狀態(tài) S4：顯示鬧鐘時(shí)間，當(dāng)用戶直接按下 Alarm鍵時(shí)，進(jìn)入此狀態(tài) 在 S4 狀態(tài)下，用戶按下 Alarm 鍵時(shí)鐘即顯示鬧鐘時(shí)間，經(jīng)過(guò)一段延時(shí)之后，時(shí)鐘從新恢復(fù) S0狀態(tài)。 以下是 程序 流程表 當(dāng)前狀態(tài) 控制輸入 下一狀態(tài) 控制輸出 S0 Key=’1’ S1 Show_new_time=’1’ Alarm_botton=’1’ S2 Show_a=’1’ else S0 Null Key=’1’ S1 Show_new_time=’1’ Alarm_botton=’1’ S2 Load_new_a=’1’ S1 Time_botton=’1’ S3 Load_new_c=’1’ 超時(shí) 是 S0 Null 否 S1 Show_new_time=’1’ S2 Alarm_botton=’1’ S2 Load_new_a=’1’ else S0 Null S3 Time_botton=’1’ S3 Load_new_c=’1’ else S0 Null S4 Alarm_botton=’1’ S4 Show_a 超時(shí) 是 S0 Null 否 S4 Show_a并等待 程序： 程序包 P_alarm封裝定義 library IEEE。 use 。 package P_alarm is subtype t_digital is integer range 0 to 7。 subtype t_short is integer range 0 to 65535。 type t_clock_time is array(3 downto 0) of T_digital。 type t_display is array(3 downto 0) of Std_logic_vector(6 downto 0)。 type seg7 is array(0 to 7) of Std_logic_vector(6 downto 0)。 constant Seven_seg:seg7:=(0000000001,0 0000000010,1 0000000100,2 0000001000,3 0000010000,4 0000100000,5 0001000000,6 0010000000,7 0100000000,8 1000000000,9)。 end package P_alarm。程序包體封裝結(jié)束 library IEEE。 use 。 use 。 ENTITY Alarm_contorller is port(Key,Alarm_botton,Time_botton,clk,reset:in std_logic。 Load_new_a,Load_new_c,Show_new_time,Show_a:out std_logic)。 end Alarm_controller。 ARCHITECTURE art of Alarm_controller is type t_state is(s0,s1,s2,s3,s4)。5 種工作狀態(tài) constant key_timeout:t_short:=900。鍵盤延時(shí)時(shí)間 constant show_alarm_timeout:t_short:=900。alarm jian yan shi 900ns signal
研究報(bào)告相關(guān)推薦
鄂ICP備17016276號(hào)-1