【正文】 1 現(xiàn)代電子技術(shù)實驗報告 數(shù)字跑表的設(shè)計 2 目 錄 …………………………………………………………………………… 錯誤 !未定義書簽。 一、基于 FPGA 的 VHDL 設(shè)計流程 ………………………………………… .3 VHDL 語言介紹 ………………………………………… ……………… ..3 VHDL 的特點 ………………………………………… ……………… .. 3 FPGA 開 發(fā)介紹 ………………………………………… ……………… .. 4 FPGA 簡介 ………………………………………… ………………… ... 4 FPGA 設(shè)計流程 ………………………………………… …………… ... 4 實驗板使用芯片 XC3S200A 介紹 ………………………… …………… 6 二、總體電路的設(shè)計 ……………………… …………………………………… 6 設(shè)計要求 …………………… ……………………………………………………… ...6 系統(tǒng)工作原理 …………………… …………………………………………………… 6 單元電路的劃分 ………………… ………………………………………………… ...6 三 、 電子秒表的 單元電路 設(shè)計 ………………………………………… ............7 電子秒表的設(shè)計過程 及結(jié)果分析 … ……………………………… ……… .7 分頻器 ………………………………………… ………………………… ..7 按鍵消抖 ………………………………………… ……………………… ...8 控制電路 ………………………………………… ……………………… ..8 計數(shù)器 …………………………………………………………………… ..9 寄 存器 ………………………………………… ………………………… ..12 顯示模塊 ………………………………………… ...…………………… ...15 使能模塊 ………………………………………… ......................................17 四、 頂層設(shè)計 ………………………………………… ......................................18 頂層設(shè)計 ………………………………………… .........................................18 分配引腳和下載實現(xiàn) … …………………………………… .........................19 測試結(jié)果及結(jié)論 .............................................................................................20 五、 經(jīng)驗及收獲 ...................................................................................................22 3 一、基于 FPGA 的 VHDL 設(shè)計流程 VHDL 語言介紹 VHDL(Veryhighspeed Integrated Circuit Hardware Description Language)誕生于 1982年 .1987 年底 ,VHDL 被 IEEE（ The Institute of Electrical and Electronics Engineers）和美國國防部確認為標準硬件描述語言 .自 IEEE公布了 VHDL的標準版本（ IEEE1076）之后 ,各 EDA公司相繼推出了自己的 VHDL 設(shè)計環(huán)境 ,并宣布自己的設(shè)計工具可以和VHDL接口 .此后 VHDL在電子設(shè)計領(lǐng)域得到了廣泛的接受 ,并逐步取代了原有的非標準硬件描述語言 .1993 年 ,IEEE對 VHDL 進行了修訂 ,從更高的抽象層次和系統(tǒng)描述能力上擴展 VHDL 的內(nèi)容 ,公布了新版本的 VHDL,即 IEEE標準的 10761993版本 .現(xiàn)在 ,VHDL和 VERILOG作為 IEEE的工業(yè)標準硬件描述語言 ,又得到眾多 EDA公司的支持 ,在電子工程領(lǐng)域 ,已成為事實上的通用硬件描述語言 .有專家認為 ,在新的世紀中 ,VHDL 和VERILOG 語言將承擔(dān)起 幾乎全部的數(shù)字系統(tǒng)設(shè)計任務(wù) . VHDL 語言的特點 與其他硬件描述語言相比 ,VHDL 具有以下特點： 功能強大、設(shè)計靈活 ： VHDL 具有功能強大的語言結(jié)構(gòu) ,可以用簡潔明確的 源代碼來描述復(fù)雜的 邏輯 控制 .它具有多層次的設(shè)計描述功能 ,層層細化 ,最后可直接生成電路級描述 .VHDL 支持 同步 電路、 異步 電路和 隨機 電路的設(shè)計 ,這是其他硬件描述語言所不能比擬的 .VHDL 還支持各種設(shè)計方法 ,既支持自底向上的設(shè)計 ,又支持自頂向下的設(shè)計；既支持 模塊化設(shè)計 ,又支持層次化設(shè)計 . 支持廣泛、易于修改 ： 由于 VHDL 已經(jīng)成為 IEEE 標準所規(guī)范的硬件描述語言 ,大多數(shù) EDA工幾乎都支持 VHDL,這為 VHDL 的進一步推廣和廣泛應(yīng)用奠定了基礎(chǔ) .在硬件電路設(shè)計過程中 ,主要的設(shè)計文件是用 VHDL 編寫的 源代碼 ,因為 VHDL 易讀和結(jié)構(gòu)化 ,所以易于修改設(shè)計 . 強大的系統(tǒng)硬件描述能力 ： VHDL 具有多層次的設(shè)計描述功能 ,既可以描述系統(tǒng)級電路 ,又可以描述門級電路 .而描述既可以采用行為描述、 寄存器 傳輸描述或結(jié)構(gòu)描述 ,也可以采用三者混合的混合級描述 .另外 ,VHDL 支持慣性延遲和 傳輸延遲 ,還可以準確地建立硬件電路模型 .VHDL 支持預(yù)定義的和自定義的 數(shù)據(jù)類型 ,給硬件描述帶來較大的自由度 ,使設(shè)計人員能夠方便地創(chuàng)建高層次的 系統(tǒng)模型 . 獨立于器件的設(shè)計、與工藝無關(guān) ： 設(shè)計人員用 VHDL 進行設(shè)計時 ,不需要首先考慮選擇完成設(shè)計的器件 ,就可以集中精力進行設(shè)計的優(yōu)化 .當(dāng)設(shè)計描述完成后 ,可以用多種不同的器件結(jié)構(gòu)來實現(xiàn)其功能 . 很強的移植能力 ： VHDL 是一種標準化的硬件描述語言 ,同一個設(shè)計描述可以被不同的工具所支持 ,使得設(shè)計描述的移植成為可能 . 易于共享和復(fù)用 ： VHDL 采用基于庫（ Library）的設(shè)計方法 ,可以建立各種可再次利用的模塊 .這些模塊可以預(yù)先設(shè)計或使用以前設(shè)計中的存檔模塊 ,將這些模塊存放到庫4 中 ,就可以在以后的設(shè)計中進行復(fù)用 ,可以使設(shè)計成果在設(shè)計人員之間進行交流和共享 ,減少硬件電路設(shè)計 . FPGA 開 發(fā)介紹 現(xiàn)場可編程門陣列（ FPGA）器件是八十年代中期出現(xiàn)的新產(chǎn)品 ,它的應(yīng)用大大地方便了 IC 的設(shè)計 ,因而隨著數(shù)字技術(shù)日益廣泛的應(yīng)用 ,以 FPGA為代表的 ASIC器件得到了迅速的普及和發(fā)展 ,器件集成度和速度都在高速增長 . 傳統(tǒng)的電路設(shè)計過程是：先畫原理圖、把原理圖繪制成印制電路板圖、再制版、安裝、調(diào)試 .有了 FPGA,我們只需要在計算機上繪出原理圖 ,再運行相應(yīng)的軟件 ,就可把所設(shè)計的邏輯電路在 FPGA中實現(xiàn) .所有步驟均可自動完成 .電子設(shè)計工程師自己設(shè)計專用集成電路成為了一件很容易的事情 . FPGA作為專用集成電路（ ASIC）概念上的一個新型范疇和門類 ,以其高度靈活的用戶現(xiàn)場編程方式 ,現(xiàn)場定義高容量數(shù)字單片系統(tǒng)的能力 ,能夠重復(fù)定義、反復(fù)改寫的新穎功能 ,為復(fù)雜數(shù)字系統(tǒng)設(shè)計、研制以及產(chǎn)品開發(fā)提供了有效的技術(shù)手段 .電子應(yīng)用設(shè)計工程師應(yīng)用 FPGA技術(shù)不僅可避免通常 ASIC 單片系統(tǒng)設(shè)計周期長 ,前期投資風(fēng)險大的弱點 ,而且克服了過去板級通用數(shù)字電路應(yīng)用設(shè)計的落后 ,繁瑣和不可靠性 . 目前 FPGA的兩個重要發(fā)展與突破是 ,大多數(shù)廠商在其高端器件上都提供了 片上的處理器（如 CPU、 DSP）等硬核（ Hard Core）或固化核（ Fixed Core） .比如 Xilinx的 Virtex II Pro 芯片可以提供 Power PC,而 Altera 的 Stratix、 Excalibur 等系列芯片可以提供 Nios、DSP 和 Arm 等模塊 .在 FPGA上集成微處理器 ,使 SOPC 設(shè)計更加便利與強大 .另一個發(fā)展是在不同器件商推出的高端芯片上大都集成了高速串行收發(fā)器 ,一般能夠達到 3Gb/s以上