【正文】 天津職業(yè)技術(shù)師范大學(xué)Tianjin University of Technology and Education畢 業(yè) 設(shè) 計(jì)專 業(yè)：應(yīng)用電子技術(shù)教育 班級(jí)學(xué)號(hào)： 學(xué)生姓名： 指導(dǎo)教師： 二○一 一年 六 月天津職業(yè)技術(shù)師范大學(xué)本科生畢業(yè)設(shè)計(jì)基于FPGA的數(shù)字存儲(chǔ)示波器的設(shè)計(jì)Design a digital oscillograph based on FPGA專業(yè)班級(jí)： 學(xué)生姓名： 指導(dǎo)教師： 學(xué) 院：電子工程學(xué)院年 月摘 要本文介紹了一臺(tái)以FPGA為處理核心的雙通道數(shù)字存儲(chǔ)示波器的設(shè)計(jì)。設(shè)計(jì)中模擬通道采用OPA657為阻抗變換緩沖級(jí)，提供1TΩ的輸入阻抗，VCA824作為增益控制實(shí)現(xiàn)了寬帶寬，寬范圍輸出。再由THS4500驅(qū)動(dòng) ADC ADS831，實(shí)現(xiàn)了80Msamp/s采樣率，模擬通道的帶寬限制為10MHz。數(shù)字處理采用SOPC技術(shù)，在FPGA內(nèi)部構(gòu)建采樣FIFO，及數(shù)據(jù)流觸發(fā)及分析邏輯，F(xiàn)PGA內(nèi)建的以NiosII為核心作為處理核心。此示波器的單通道存儲(chǔ)深度為8Ksamp，波形刷新率為15幀每秒，具有一定的實(shí)時(shí)性。操作界面采用TFT240X320顯示波形，全觸摸控制。波形移動(dòng)拉伸還有其他控制都通過(guò)觸摸滑動(dòng)觸摸屏，帶來(lái)了不一樣的操作感受。示波器的制作成模塊化功能板，分為模擬通道，控制板，數(shù)字核心板，顯示控制板。示波器的硬件也成為了一個(gè)高速數(shù)據(jù)采樣的開發(fā)平臺(tái)。關(guān)鍵詞： 示波器；FPGA；增益控制；觸發(fā)電路；觸摸屏ABSTRACTThis paper introduces a for processing the core with FPGA dual channel digital storage oscilloscope design. By simulating the channel OPA657 design for impedance transformation buffer level, provide the input impedance 1TΩ,VCA824 as gain control realized broadband wide, wide range output. By THS4500 drive ADC ADS831 again, realized 80Msamp/s sampling rate, simulation channel bandwidth limitations for 10MHz. Digital processing with the SOPC technology, The FPGA internal construction, and data sampling FIFO flow trigger and analysis of logic, The FPGA builtin to NiosII as the core as processing core. The depth of the single channel storage oscilloscope for 8Ksamp, waveform refresh rate of 15 frames per second, has certain realtime. By TFT240X320 operation interface, the touch display waveform control. Waveform tensile and other control movement by touching sliding touchscreen, brought different operating experience. Oscilloscope production into modular function board, divided into analog channels, control panel, digital core board, display panel. Oscilloscope hardware also became a highspeed data sampling development platform.Key Words：Oscilloscope。 FPGA。 Gain control。 Trigger circuit。 Touch screenII目 錄1 項(xiàng)目背景 1 示波器簡(jiǎn)介 1 示波器發(fā)展現(xiàn)狀 2 2 數(shù)字存儲(chǔ)示波器實(shí)現(xiàn)方案 3 總體構(gòu)架方案 3 模擬前端方案 4 阻抗變換方案 5 增益控制方案 6 ADC驅(qū)動(dòng)方案 7 抗混疊濾波處理 8 直流偏移方案 10 觸發(fā)方案 10 ADC方案 13 FPGA數(shù)字處理系統(tǒng)板 14 電源電路 15 顯示和接口方案 16 3 硬件SOC及軟件的實(shí)現(xiàn)基礎(chǔ) 17 自定義功能模塊及SOPC系統(tǒng)組成 17 軟件開發(fā)環(huán)境 21 示波器應(yīng)用軟件構(gòu)建模式 224 項(xiàng)目測(cè)試驗(yàn)證 23 模擬通道性能測(cè)試 23 模擬帶寬 23 垂直精度 24 水平精度 24 輸入范圍 24 輸入阻抗 24 波形測(cè)試 245 結(jié)論 27 項(xiàng)目技術(shù)總結(jié) 27 阻抗變換和探頭技術(shù) 27 增益控制 27 觸發(fā)波形 27 ADC技術(shù) 27 數(shù)據(jù)處理技術(shù) 28 操控程序構(gòu)建 28 新的操控理念 28 技術(shù)之外的感觸 286 附件 29 原理圖及PCB 29 程序 34參考文獻(xiàn) 50致 謝 5129天津職業(yè)技術(shù)師范大學(xué)2011屆本科生畢業(yè)設(shè)計(jì)1 項(xiàng)目背景 示波器簡(jiǎn)介示波器是一種能夠把電路信號(hào)從時(shí)域的維度展現(xiàn)在屏幕上的儀器，也因此功能示波器成為最常用的測(cè)量測(cè)試儀器之一。示波器的縱軸方向被電壓值所度量，橫軸則度量著信號(hào)的時(shí)間屬性。顯示在屏幕的圖像我們形象地稱之為“波形”。而為了方便觀察波形，示波器還需要能夠設(shè)置這兩個(gè)度量的檔位和偏移，即有了垂直刻度，垂直偏移，時(shí)間刻度，水平偏移。有了這4個(gè)設(shè)置旋鈕我們可以方便觀察波形的各個(gè)細(xì)節(jié)。不過(guò)不要忽略觀察波形的一個(gè)重要特性，那就是觸發(fā)。觸發(fā)的作用是等待信號(hào)的某些特征才開始顯示波形。最簡(jiǎn)單和常用的觸發(fā)條件是等待上升的波形穿越某個(gè)設(shè)定的點(diǎn)。有了以上幾個(gè)基本設(shè)置操作就可以構(gòu)成一個(gè)簡(jiǎn)單的示波器。模擬示波器的構(gòu)成：圖 11 模擬示波器的構(gòu)成 模擬示波器的構(gòu)成如圖11，通過(guò)把處理過(guò)的信號(hào)加在示波管的垂直方向，用鋸齒波加在波器管的水平方向來(lái)演繹時(shí)間。通過(guò)觸發(fā)電路來(lái)開啟鋸齒波從而觸發(fā)波形。這樣的實(shí)現(xiàn)方式存在著幾個(gè)不夠理想的缺陷。首先波形是靠眼睛看，偶發(fā)性的波形看到了就算看到了，沒(méi)看到可沒(méi)有第二次機(jī)會(huì)。其次示波管的余輝時(shí)間太短，對(duì)于變化比較緩慢的波形，僅僅靠放慢掃描速度也是看不到波形的全貌的。因?yàn)椴ㄐ芜^(guò)早地消失了。具有存儲(chǔ)功能的模擬示波器成為了高級(jí)儀器。圖 12 數(shù)字示波器的組成新型示波器——數(shù)字存儲(chǔ)示波器改進(jìn)型的模擬示波器開始有了數(shù)字的蹤影，也有了數(shù)字示波器的雛形。其結(jié)構(gòu)如圖12。數(shù)字示波器除了模擬前端還保持模擬的模擬的方式處理信號(hào)其他處理都采用了數(shù)字化技術(shù)，大量地采用ADC和DAC技術(shù)，連控制波形的偏移和放大也數(shù)字化了，不僅如此，顯示部件也采用了液晶屏幕。除了顯示波形以外還能顯示出更多的參數(shù)信息，如頻率，幅值，上升時(shí)間等眾多測(cè)量參數(shù)。 示波器發(fā)展現(xiàn)狀目前在國(guó)內(nèi)的大部分實(shí)驗(yàn)室使用的是快要過(guò)時(shí)的模擬示波器，其帶寬都在100MHz以下，而同樣帶寬的數(shù)字示波器的價(jià)格則在萬(wàn)元左右。而世界上對(duì)低端示波器的定義在300MHz，大家使用100MHz的示波器而沒(méi)有選更高主要原因是數(shù)字示波器的核心技術(shù)被外國(guó)企業(yè)所壟斷。Tek，F(xiàn)luke，Agilent，力科等示波器制造商幾乎占據(jù)了國(guó)內(nèi)的數(shù)字示波器的市場(chǎng)。不僅如此，因?yàn)榧夹g(shù)被壟斷，外國(guó)公司把售價(jià)抬得很高，遠(yuǎn)高于示波器的制造成本。2 數(shù)字存儲(chǔ)示波器實(shí)現(xiàn)方案本章節(jié)詳細(xì)討論了數(shù)字示波器各部分的實(shí)現(xiàn)方案，通過(guò)對(duì)方案的討論引出了示波器的技術(shù)構(gòu)成和技術(shù)目標(biāo)。 總體構(gòu)架方案數(shù)字示波器一般構(gòu)成如圖21. 圖 21 數(shù)字示波器框圖 來(lái)自探頭的信號(hào)首先經(jīng)過(guò)無(wú)源衰減然后進(jìn)行阻抗變換（即緩沖），之后信號(hào)具有的一定的驅(qū)動(dòng)能力，再經(jīng)過(guò)可變?cè)鲆娴姆糯蠡蛩p調(diào)整到適合ADC采樣的幅值，為了能在屏幕上移動(dòng)波形，信號(hào)在增益調(diào)整之后添加一個(gè)偏移量在有ADC驅(qū)動(dòng)電路輸入給ADC芯片，ADC是數(shù)據(jù)采樣的核心，經(jīng)過(guò)高速采樣的信號(hào)變成了數(shù)據(jù)流，通過(guò)數(shù)據(jù)存儲(chǔ)電路把大量的波形數(shù)據(jù)存儲(chǔ)起來(lái)。采樣部分告一段落。數(shù)據(jù)存儲(chǔ)器的數(shù)據(jù)能通過(guò)數(shù)據(jù)總線讀寫?？刂坪诵耐ㄟ^(guò)分析觸發(fā)條件挑選存儲(chǔ)波形中合適的部分或全部數(shù)據(jù)處理成現(xiàn)實(shí)波形。而所有控制的命令始于控制面板，用戶設(shè)置好的各種參數(shù)通過(guò)操作面板采集到控制核心，控制核心把這些控制參數(shù)轉(zhuǎn)換成合適不同邏輯設(shè)置和模擬電壓。例如我們控制波形上下移動(dòng)將會(huì)被控制核心轉(zhuǎn)換成控制DAC產(chǎn)生偏移電壓加載在進(jìn)入ADC前的模擬信號(hào)中。模擬通道在很寬的不同帶寬指標(biāo)下結(jié)構(gòu)并沒(méi)有太多的變化，而不同的帶寬指標(biāo)通過(guò)不同的性能的模擬芯片實(shí)現(xiàn)。而示波器帶寬指標(biāo)不同就不能用單一的一種數(shù)據(jù)處理結(jié)構(gòu)來(lái)處理數(shù)據(jù)。舉個(gè)例子，在10MHz采樣時(shí)鐘下的數(shù)據(jù)流我們可以用74系列的芯片對(duì)數(shù)據(jù)鎖存并存入單片F(xiàn)IFO，而如果采樣時(shí)鐘上升到了1GHz,對(duì)ADC數(shù)據(jù)流的處理就只能用FPGA及定制芯片來(lái)接受和存儲(chǔ)了數(shù)據(jù)流。1GHz的采樣時(shí)鐘并不是隨意虛高的數(shù)值，即使采樣率達(dá)到了1GHz，示波器的理論帶寬最高為500MHz，而實(shí)際應(yīng)用中只能做到200MHz模擬帶寬。這也是低端示波器的帶寬性能。在數(shù)字示波器中后端數(shù)字處理的框架決定了整個(gè)示波器的性能。我們有必要先討論一下數(shù)字示波器的數(shù)字處理框架。FPGA還有一個(gè)強(qiáng)大的功能就是在其大規(guī)模的邏輯資源的基礎(chǔ)上構(gòu)建SOPC系統(tǒng)。SOPC系統(tǒng)是ALTERA公司首先提出來(lái)了，其含義是可編程片上系統(tǒng)。即在一個(gè)塊FPGA實(shí)現(xiàn)系統(tǒng)的整個(gè)功能。其實(shí)現(xiàn)的基礎(chǔ)是處理器軟核和外圍數(shù)字部件。SOPC系統(tǒng)的意義在于構(gòu)建簡(jiǎn)單快速，處理系統(tǒng)的構(gòu)建風(fēng)險(xiǎn)降低了，開發(fā)周期也將縮短。而且構(gòu)建相當(dāng)?shù)仂`活，我們可以按照自己的意愿設(shè)計(jì)添加專用處理組件，無(wú)縫的結(jié)合在CPU系統(tǒng)中。舉個(gè)例子，如果我們需要一個(gè)FFT處理，我們可以先構(gòu)建一個(gè)FFT處理硬件，在借助SOPC 構(gòu)建軟件我們可以為FFT定制一條匯編指令，在C/C++中生成C的宏指令。這樣我們?cè)贑環(huán)境中調(diào)用一條指令就可以完成FFT運(yùn)算。而SOPC系統(tǒng)可以利用FPGA剩余的邏輯資源實(shí)現(xiàn)其他在原來(lái)FPGA實(shí)現(xiàn)的邏輯電路，而不受到太多的影響。 模擬前端方案不管是數(shù)字示波器還是模擬示波器，在模擬前端的結(jié)構(gòu)上面是不需要有區(qū)別的。模擬前端的任務(wù)都是把信號(hào)的幅值和偏移調(diào)整到需要的水平。主要是兩個(gè)參數(shù)的調(diào)整，調(diào)整幅值即是變化通道中的增益，而偏移量是通過(guò)加上一個(gè)直流分量實(shí)現(xiàn)偏移。所以我們可以用圖22的框圖預(yù)覽模擬前端的結(jié)構(gòu)。圖 22 模擬前端組成框圖模擬前端可以討論的技術(shù)點(diǎn)有很多，其中的很多技術(shù)也是關(guān)鍵技術(shù)。下面我分開討論一下模擬前端的各個(gè)技術(shù)組成。 阻抗變換方案示波器測(cè)量電路是需要在電路中截取信號(hào)，同時(shí)要盡量減少對(duì)信號(hào)的影響。加大模擬前端的輸入電阻，減少輸入電容，是示波器首先應(yīng)該解決的問(wèn)題。阻抗變換電路能提供一個(gè)大的輸入電阻，小的輸入電容通路，同時(shí)提供一個(gè)小的輸入電阻大的驅(qū)動(dòng)電流的輸出。這個(gè)輸出提供給后級(jí)電路就不需要擔(dān)心信號(hào)變形。輸入信號(hào)和輸入信號(hào)通常不需要放大或衰減。但是阻抗變換電路存在一些技術(shù)難點(diǎn)。阻抗變換要至少要同時(shí)達(dá)到5個(gè)指標(biāo)。1，大的輸入電阻，通常在GΩ級(jí)，2，小的輸入電容，小于5pF，3，高的通頻帶，對(duì)于一個(gè)100MHz帶寬的示波器，因?yàn)槊恳患?jí)都在消耗帶寬，阻抗變換的通帶要在200MHz以上，才能保證進(jìn)入ADC的信號(hào)高于100MHz帶寬。4，高的擺率，擺率和帶寬有著緊密的聯(lián)系，但是高的帶寬不一定意味著高的擺率，因?yàn)榇蠖鄶?shù)運(yùn)放的小信號(hào)帶寬比大信號(hào)帶寬高很多，大信號(hào)的帶寬更能體現(xiàn)擺率的意義。更大的擺率意味著更快的變化速度，這樣你才能看到類似階躍的信號(hào)。5，輸入輸出電壓范圍，輸入電壓范圍會(huì)直接影響后級(jí)增益分配，而增益和帶寬有一定的互斥關(guān)系。阻抗變換的輸入范圍會(huì)間接影響帶寬指標(biāo)。如果說(shuō)單獨(dú)滿足上述技術(shù)要求那設(shè)計(jì)的難度并不大，而要同時(shí)滿足以上性能。就有難度了?，F(xiàn)在集成運(yùn)放的研究與以往相比取得了長(zhǎng)足的進(jìn)步，現(xiàn)在我們可以輕松的買到帶寬超過(guò)1GHz的運(yùn)放。電流反饋型運(yùn)放測(cè)有著更高的帶寬性能。如果能找到一款高速且具有高輸入阻抗的運(yùn)放，把它設(shè)置成Gain=1，那么阻抗變換變得很簡(jiǎn)單。而現(xiàn)在就有這樣的運(yùn)放。如TI公司的OPA656，OPA657。，當(dāng)配置成Gain=1，而輸入阻抗達(dá)到了1TΩ，足以滿足低端示波器的性能需求。圖 23 集成緩沖芯片本設(shè)計(jì)中采用如圖 23方案，這個(gè)方案與直流交流分開緩沖精確合成方案相比成本可高出不少。 增益控制方案增益控制范圍達(dá)到40dB，帶寬達(dá)到300MHz的集成增益控制芯片是找的到。選用集成控制增益芯片完成增益控制與前兩個(gè)方案相比有很大的優(yōu)勢(shì)，首先增益控制連續(xù)可調(diào)，而集成化得芯片體積大大減少，電路變得簡(jiǎn)單，PCB板的繪制也簡(jiǎn)潔了許多，從PCB線路的角度來(lái)說(shuō)連接簡(jiǎn)單風(fēng)險(xiǎn)小，電源去耦也方便。此外電路的功耗與前兩個(gè)方案相比也小一些。我選用的就是VCA824方案。在使用中發(fā)現(xiàn)