【正文】 鄭州輕工業(yè)學(xué)院電子技術(shù)課程設(shè)計(jì) 題 目 基于FPGA的FIR濾波器 的 程 序 設(shè) 計(jì)學(xué)生姓名 李 振 偉 專業(yè)班級(jí) 電子信息工程1001 學(xué) 號(hào) 541001030118 院 （系） 電氣信息工程學(xué)院 指導(dǎo)教師 耿鑫 完成時(shí)間 2013年06月22日 鄭州輕工業(yè)學(xué)院課 程 設(shè) 計(jì) 任 務(wù) 書(shū)題目 基于FPGA的FIR濾波器的程序設(shè)計(jì) 專業(yè)、班級(jí) 電子信息工程1001學(xué)號(hào)541001030118姓名 李 振 偉 主要內(nèi)容、基本要求、主要參考資料等：主要內(nèi)容：要求學(xué)生使用硬件描述語(yǔ)言（Verilog 或者 VHDL）設(shè)計(jì)基于FPGA的FIR濾波器的源程序。FIR濾波器的階數(shù)為8；FIR濾波器的類型為低通，截止頻率可以自行設(shè)計(jì)；FIR濾波器的系數(shù)可借助Matlab FDA tool 給出。基本要求： 學(xué)會(huì)quartusII的使用，掌握FPGA 的程序設(shè)計(jì)方法。學(xué)會(huì) MATLAB 的使用，掌握Matlab FDA tool的使用。掌握硬件描述語(yǔ)言語(yǔ)法。 程序設(shè)計(jì)完成后要求在quartusII中實(shí)現(xiàn)功能仿真。主要參考資料：Ⅱ的FPGA/CPLD數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例[M].,8褚振勇. FPGA設(shè)計(jì)及應(yīng)用（第三版）[M].,4[M].北京：,1完 成 期 限： — 指導(dǎo)教師簽名： 課程負(fù)責(zé)人簽名： 2013年 6月 18日基于FPGA的FIR濾波器的程序設(shè)計(jì)中 文 摘 要線性相位是FIR數(shù)字濾波器設(shè)計(jì)中的一個(gè)重要條件。線性相位FIR濾波器的設(shè)計(jì)方法主要包括時(shí)窗函數(shù)法、頻率采樣法、等波紋最佳逼近法。本文基于MATLAB軟件，分別用這三種方法設(shè)計(jì)FIR低通濾波器，并進(jìn)行比較分析。為了驗(yàn)證FIR濾波器的性能，本文使用MATLAB自帶的FDATool工具設(shè)計(jì)等波紋法15階低通濾波器，在Simulink里進(jìn)行仿真，最后得到預(yù)期的結(jié)果。設(shè)計(jì)好15階FIR低通濾波器的系數(shù)后，本文就FIR低通濾波器的FPGA實(shí)現(xiàn)進(jìn)行了研究。EDA技術(shù)的發(fā)展和大規(guī)?？删幊踢壿嬈骷膽?yīng)用，使得數(shù)字信號(hào)處理借助于FPGA實(shí)現(xiàn)變?yōu)榭赡?。為了?shí)現(xiàn)這一目標(biāo)，本文討論了FPGA器件的結(jié)構(gòu)、特點(diǎn)和分布式算法實(shí)現(xiàn)FIR濾波器的可行性，然后給出了基于并行分布式算法的FIR濾波器的VHDL描述，最后借助于EDA軟件QUARTUSII進(jìn)行了綜合和仿真，并取得了成功。關(guān)鍵詞：分布式算法 FIR數(shù)字濾波器 線性相位 DSP Builder目 錄中文摘要……………………………………………………………….I目 錄 11 緒 論 2 課題的目的和意義 2 FPGA技術(shù)的發(fā)展及應(yīng)用 32 FPGA軟件設(shè)計(jì)工具Quartus II 43 FIR數(shù)字濾波器設(shè)計(jì) 5 FIR數(shù)字濾波器 5 數(shù)字濾波器簡(jiǎn)介 5 FIR數(shù)字濾波器 6 FIR數(shù)字濾波器的結(jié)構(gòu) 8四、設(shè)計(jì)方案 10五、設(shè)計(jì)內(nèi)容及結(jié)果分析 11 11 單元器件的編輯及仿真 1寄存器模塊 1加法器模塊 1減法器模塊： 2乘法器模塊： 22 頂層原理圖的編輯及仿真 30六、心得體會(huì) 35參 考 文 獻(xiàn) 36附 錄 371 緒 論 課題的目的和意義在當(dāng)今的生活中，身邊的工程技術(shù)領(lǐng)域越來(lái)越受到關(guān)注。其中的通信領(lǐng)域所涉及到的各種信號(hào)更是重中之重。如何在較強(qiáng)的背景的噪聲下和干擾的信號(hào)下有效提煉出真正的有用信號(hào)并將其真正運(yùn)用到實(shí)際的工程中，這正是信號(hào)處理要解決的問(wèn)題。上世紀(jì)60年代，數(shù)字信號(hào)處理在理論層上發(fā)展迅猛。其體系和框架逐漸成熟，如今，數(shù)字信號(hào)處理已經(jīng)成為一門(mén)完整的學(xué)科。其涉及到許多學(xué)科而又廣泛應(yīng)用于許多領(lǐng)域，20世紀(jì)60年代以來(lái)，隨著計(jì)算機(jī)和信息技術(shù)的飛速發(fā)展，數(shù)字信號(hào)處理技術(shù)應(yīng)運(yùn)而生并得到迅速的發(fā)展。數(shù)字信號(hào)處理是一種通過(guò)使用數(shù)學(xué)技巧執(zhí)行轉(zhuǎn)換或提取信息，來(lái)處理現(xiàn)實(shí)信號(hào)的方法，這些信號(hào)由數(shù)字序列表示。而數(shù)字濾波器在這門(mén)學(xué)科中占有很重要的地位。數(shù)字濾波器是一個(gè)離散時(shí)間系統(tǒng)（按預(yù)定的算法，將輸入離散時(shí)間信號(hào)要求的輸出離散時(shí)間信號(hào)的轉(zhuǎn)換為所特定功能裝置）。應(yīng)用數(shù)字濾波器處理模擬信號(hào)時(shí)，首先須對(duì)輸入模擬信號(hào)進(jìn)行限帶、抽樣和模數(shù)轉(zhuǎn)換。數(shù)字濾波器輸入信號(hào)的抽樣率應(yīng)大于被處理信號(hào)帶寬的兩倍，其頻率響應(yīng)具有以抽樣頻率為間隔的周期重復(fù)特性，且以折疊頻率即1/2抽樣頻率點(diǎn)呈鏡像對(duì)稱。為得到模擬信號(hào)，數(shù)字濾波器處理的輸出數(shù)字信號(hào)須經(jīng)數(shù)模轉(zhuǎn)換、平滑。數(shù)字濾波器具有高精度、高可靠性、可程控改變特性或復(fù)用、便于集成等優(yōu)點(diǎn)。數(shù)字濾波器在語(yǔ)言信號(hào)處理、圖像信號(hào)處理、醫(yī)學(xué)生物信號(hào)處理以及其他應(yīng)用領(lǐng)域都得到了廣泛應(yīng)用。它涉及到的領(lǐng)域很廣，如通信系統(tǒng)，系統(tǒng)控制，生物醫(yī)學(xué)工程，機(jī)械振動(dòng)，遙感遙測(cè)，地質(zhì)勘探，故障檢測(cè)，電力系統(tǒng)，航空航天，自動(dòng)化儀器等。數(shù)字濾波器的好壞對(duì)相關(guān)的眾多工程技術(shù)領(lǐng)域影響很大，一個(gè)好的數(shù)字濾波器會(huì)有效的推動(dòng)眾多的工程技術(shù)領(lǐng)域改造和學(xué)科發(fā)展。所以對(duì)數(shù)字濾波器的工作原理，硬件結(jié)構(gòu)和實(shí)現(xiàn)方法進(jìn)行研究具有一定的意義。FPGA（Field－Programmable Gate Array），即現(xiàn)場(chǎng)可編程門(mén)陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)。FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個(gè)概念，內(nèi)部包括可配置邏輯模塊CLB（Configurable Logic Block）、輸出輸入模塊IOB（Input Output Block）和內(nèi)部連線（Interconnect）三個(gè)部分。 現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）是可編程器件。與傳統(tǒng)邏輯電路和門(mén)陣列（如PAL，GAL及CPLD器件）相比，F(xiàn)PGA具有不同的結(jié)構(gòu)，F(xiàn)PGA利用小型查找表（161RAM）來(lái)實(shí)現(xiàn)組合邏輯，每個(gè)查找表連接到一個(gè)D觸發(fā)器的輸入端，觸發(fā)器再來(lái)驅(qū)動(dòng)其他邏輯電路或驅(qū)動(dòng)I/O，由此構(gòu)成了即可實(shí)現(xiàn)組合邏輯功能又可實(shí)現(xiàn)時(shí)序邏輯功能的基本邏輯單元模塊，這些模塊間利用金屬連線互相連接或連接到I/O模塊。FPGA的邏輯是通過(guò)向內(nèi)部靜態(tài)存儲(chǔ)單元加載編程數(shù)據(jù)來(lái)實(shí)現(xiàn)的，存儲(chǔ)在存儲(chǔ)器單元中的值決定了邏輯單元的邏輯功能以及各模塊之間或模塊與I/O間的聯(lián)接方式,并最終決定了FPGA所能實(shí)現(xiàn)的功能, FPGA允許無(wú)限次的編程. FPGA技術(shù)的發(fā)展及應(yīng)用FPGA正處于高速發(fā)展時(shí)期，新型芯片的規(guī)模越大，成本也越來(lái)越低，低端的FPGA已逐步取代了傳統(tǒng)的數(shù)字元件，高端的FPGA將會(huì)成為今后競(jìng)爭(zhēng)的主流。自1985年問(wèn)世以來(lái)，F(xiàn)PGA從集成電路與系統(tǒng)家族一個(gè)不起眼的小角色逐漸成為電子設(shè)計(jì)領(lǐng)域的重要器件。它極大地提高了設(shè)計(jì)靈活性并縮短了產(chǎn)品上市時(shí)間，在通信、工業(yè)控制、航空領(lǐng)域中廣泛應(yīng)用。FPGA行業(yè)集中度很高，幾家美國(guó)公司掌握著行業(yè)的“制空權(quán)”。特別是在航空航天及軍工等特殊領(lǐng)域，美國(guó)等少數(shù)國(guó)家對(duì)先進(jìn)的技術(shù)保持封鎖。因此，發(fā)展國(guó)內(nèi)FPGA產(chǎn)業(yè)不是要不要的問(wèn)題，而是怎么發(fā)展的問(wèn)題。國(guó)內(nèi)IC企業(yè)介入FPGA的時(shí)間并不長(zhǎng)，多數(shù)公司還處于學(xué)習(xí)階段。Altera公司和Xilinx公司為代表的FPGA廠商，除了在FPGA產(chǎn)品線上不斷推陳出新之外，也在不懈地提高開(kāi)發(fā)軟件的設(shè)計(jì)能力，他們的軟件產(chǎn)品在很多方面一點(diǎn)也不遜色于專業(yè)的EDA廠商，所以從這個(gè)角度來(lái)說(shuō)，F(xiàn)PGA廠商也是EDA公司。這里的代表性產(chǎn)品就是Altera公司的Quartus II開(kāi)發(fā)軟件和Xilinx公司的ISE開(kāi)發(fā)軟件。Altera的FPGA開(kāi)發(fā)工具已經(jīng)經(jīng)歷了四代。從最初的基于DOS的A+Plus，發(fā)展到Max+Plus，1991年推出基于Windows的開(kāi)發(fā)工具M(jìn)ax+Plus II。Max+Plus II在FPGA設(shè)計(jì)工具里是一個(gè)劃時(shí)代的產(chǎn)品，它提供了一種與結(jié)構(gòu)無(wú)關(guān)的圖形化設(shè)計(jì)環(huán)境，功能強(qiáng)大，使用方便。設(shè)計(jì)者無(wú)須精通器件內(nèi)部的復(fù)雜結(jié)構(gòu)，而只需要使用自己熟悉的設(shè)計(jì)輸入工具（如原理圖或者HDL語(yǔ)言）把自己的設(shè)計(jì)輸入到計(jì)算機(jī)中，Max+Plus II就會(huì)自動(dòng)把這些設(shè)計(jì)轉(zhuǎn)換成最終結(jié)構(gòu)所需的格式，用戶只要把最后生成的配置數(shù)據(jù)通過(guò)下載電纜下載到芯片中，即完成了所有的工作。Quartus II是Altera公司在2001年推出的第四代開(kāi)發(fā)工具，是一個(gè)集成化的多平臺(tái)設(shè)計(jì)環(huán)境，能夠直接滿足特定設(shè)計(jì)需要，在FPGA和CPLD設(shè)計(jì)各個(gè)階段都提供了工具支持，并為可編程片上系統(tǒng)(SOPC)提供全面的設(shè)計(jì)環(huán)境，是一個(gè)系統(tǒng)級(jí)的高效的EDA設(shè)計(jì)工具。而且，隨著器件結(jié)構(gòu)和性能的不斷提高，器件集成度的不斷擴(kuò)大，Altera始終能夠同步推出與之相適應(yīng)的開(kāi)發(fā)工具，滿足了設(shè)計(jì)者的要求，近年來(lái)一直保持著一年一個(gè)新版本的更新進(jìn)度。2 FPGA軟件設(shè)計(jì)工具Quartus IIAltera公司和Xilinx公司為代表的FPGA廠商，除了在FPGA產(chǎn)品線上不斷推陳出新之外，也在不懈地提高開(kāi)發(fā)軟件的設(shè)計(jì)能力，他們的軟件產(chǎn)品在很多方面一點(diǎn)都不遜色于專業(yè)的EDA廠商，所以從這個(gè)角度來(lái)說(shuō)，F(xiàn)PGA廠商也是EDA公司。這里的代表性產(chǎn)品就是Altera公司的Quartus II開(kāi)發(fā)軟件和Xilinx公司的ISE開(kāi)發(fā)軟件。Altera的FPGA開(kāi)發(fā)工具已經(jīng)經(jīng)歷了四代。從最初的基于DOS的A+Plus，發(fā)展到Max+Plus，1991年推出基于Windows的開(kāi)發(fā)工具M(jìn)ax+Plus II。Max+Plus II在FPGA設(shè)計(jì)工具里是一個(gè)劃時(shí)代的產(chǎn)品，它提供了一種和結(jié)構(gòu)無(wú)關(guān)的圖形化的設(shè)計(jì)環(huán)境，功能強(qiáng)大，使用方便。設(shè)計(jì)者無(wú)需精通器件內(nèi)部的復(fù)雜結(jié)構(gòu)，而只需要使用自己熟悉的設(shè)計(jì)輸入工具（如原理圖或者HDL語(yǔ)言）把自己的設(shè)計(jì)輸入到計(jì)算機(jī)中，Max+Plus II就會(huì)自動(dòng)把這些設(shè)計(jì)轉(zhuǎn)換成最終結(jié)構(gòu)所需的格式，用戶只要把最后生成的配置數(shù)據(jù)通過(guò)下載電纜下載到芯片中，即完成了所有的工作。Quartus II是Altera公司在2001年推出的第四代開(kāi)發(fā)工具，是一個(gè)集成化的多平臺(tái)設(shè)計(jì)環(huán)境，能夠直接滿足特定的設(shè)計(jì)需要，在FPGA和CPLD設(shè)計(jì)各個(gè)階段都提供了工具支持，并為可編程片上系統(tǒng)（SOPC）提供全面的設(shè)計(jì)環(huán)境，是一個(gè)系統(tǒng)級(jí)的高效的EDA設(shè)計(jì)工具。而且，隨著器件結(jié)構(gòu)和性能的不斷提高，器件集成度的不斷擴(kuò)大，Altera始終能夠同步推出與之相適應(yīng)的開(kāi)發(fā)工具，滿足了設(shè)計(jì)者的要求，近年來(lái)一直保持這一年一個(gè)新版本的更新進(jìn)度。Altera公司的Quartus II軟件是一種集編輯，編譯，綜合，布局布線，仿真與器件編程于一體的集成設(shè)計(jì)環(huán)境。Quartus II軟件支持基于VHDL與Verilog HDL等硬件描述語(yǔ)言的設(shè)計(jì)和基于圖形的設(shè)計(jì)，內(nèi)部嵌有VHDL和Verilong HDL的邏輯綜合器，也支持利用第三方的綜合工具進(jìn)行邏輯綜合。進(jìn)行設(shè)計(jì)仿真時(shí)，既可以利用Quartus II軟件自己的仿真工具，也可以利用如ModelSim等第三方仿真工具。Quartus II軟件除了進(jìn)行基于FPGA的一般的數(shù)字系統(tǒng)開(kāi)發(fā)外。還可以與MATLAB和DSP Builder結(jié)合，進(jìn)行基于FPGA的DSP系統(tǒng)開(kāi)發(fā)；使用內(nèi)嵌的SOPC Builder設(shè)計(jì)工具，配合Nios II IDE集成開(kāi)發(fā)環(huán)境，進(jìn)行基于Nios II軟核處理器的嵌入式系統(tǒng)開(kāi)發(fā)。 Quartus II軟件的設(shè)計(jì)流程遵循典型的FPGA設(shè)計(jì)流程，包括設(shè)計(jì)輸入，綜合，布局布線，時(shí)序分析，仿真驗(yàn)證，編程配置等設(shè)計(jì)步驟，以及與布局布線有關(guān)的功耗分析，調(diào)試，工程更改管理，與時(shí)序分析和仿真驗(yàn)證有關(guān)的時(shí)序逼近。3 FIR數(shù)字濾波器設(shè)計(jì) FIR數(shù)字濾波器數(shù)字濾波器在數(shù)