【正文】 上海交通大學(xué)碩士學(xué)位論文 簇狀 高性能數(shù)字信號處理器 控制與存取 關(guān)鍵技術(shù)研究 碩 士 研 究 生 ： 邵錚 學(xué)號 ： 1102109043 導(dǎo) 師 ： 王琴副 教授 副 導(dǎo) 師 ： 謝憬 （ 助理研究員 ） 專業(yè) ： 集成電路工程 所 在 單 位 ： 微電子學(xué)院 答 辯 日 期 ： 2021 年 12 月 授予學(xué)位單位 ： 上海交通大學(xué) Dissertation Submitted to Shanghai Jiao Tong University for the Degree of Master CONTROL AND MEMORY ACCESS RESEARCH FOR CLUSTERED HIGH PERFORMANCE DIGITAL SIGNAL PROCESSOR Candidate： Shao Zheng Student ID: 1102109043 Supervisor： . Wang Qin Assistant Supervisor: Research Assistant Xie Jing Speciality： Integrated Circuit Engineering Affiliation： School of Microelectronics Date of Defence： Dec, 2021 DegreeConferringInstitution： Shanghai Jiao Tong University 上海交通大學(xué) 學(xué)位論文原創(chuàng)性聲明 本人鄭重聲明：所呈交的學(xué)位論文 《 簇狀高性能數(shù)字信號處理器控制與存取關(guān)鍵技術(shù)研究 》 ，是本人在導(dǎo)師的指導(dǎo)下，獨立進(jìn)行研究工作所取得的成果。 除文中已經(jīng)注明引用的內(nèi)容外，本論文不包含任何其他個人或集體已經(jīng)發(fā)表或撰寫過的作品成果。對本文的研究做出重要貢獻(xiàn)的個人和集體，均已在文中以明確方式標(biāo)明。本人完全意識到本聲明的法律結(jié)果由本人承擔(dān)。 學(xué)位論文作者簽名： 日期： 年 月 日 上海交通大學(xué) 學(xué)位論文版權(quán)使用授權(quán)書 本學(xué)位論文作者完全了解學(xué)校有關(guān)保留、使用學(xué)位論文的規(guī)定，同意學(xué)校保留并向國家有關(guān)部門或機構(gòu)送交 論文的復(fù)印件和電子版，允許論文被查閱和借閱。本人授權(quán)上海交通大學(xué)可以將本學(xué)位論文的全部或部分內(nèi)容編入有關(guān)數(shù)據(jù)庫進(jìn)行檢索，可以采用影印、縮印或掃描等復(fù)制手段保存和匯編本學(xué)位論文。 保密 □，在 年解密后適用本授權(quán)書。 本學(xué)位論文屬于 不保密 □。 （請在以上方框內(nèi)打“ √ ”） 學(xué)位論文作者簽名： 指導(dǎo)教師簽名： 日期： 年 月 日 日期： 年 月 日 上海交通大學(xué)碩士學(xué)位論文 I 簇狀高性能數(shù) 字信號處理器控制與存取關(guān)鍵技術(shù)研究 摘 要 高性能數(shù)字信號處理運算密集對于處理器運算能力要求很高，簇狀運算陣列具有峰值運算量大，并行度高的優(yōu)勢。與此同時，片內(nèi)的高速運算需要高效地訪問片外存儲器與之 相 匹配。 本課題以高性能數(shù)字信號處理器項目為基礎(chǔ)，設(shè)計 了包括 16 個運算簇的高性能運算陣列。 針 對陣列內(nèi)采用的 分布式寄存器文件造成的分處理通道 流水線與寫回控制信號的同步問題，提出了一種面向分布式本地寄存器文件的寫回設(shè)計方案。其中包括指令執(zhí)行周期的產(chǎn)生，寫回信號緩存以及寫回控制單元。 針對訪問 共享的 片外 SDRAM 效率較低 的問題，提出了一種基于步長的硬件數(shù)據(jù)預(yù)取設(shè)計方案。其中包括片上第二級預(yù)取緩沖存儲系統(tǒng)，片外 SDRAM 控制器以及片上與片外存儲交互機制。 本課題 采用了面積功耗性能評估方法，結(jié)果證明了 寫回控制 設(shè)計方案能充分發(fā)揮分布式寄存器文件在功耗方面的優(yōu)勢，相對于運用集中式寄存器文件可以減少 %的功耗，同時對于傳統(tǒng)流水線寫回控制方法可以節(jié)省 %的面積開銷。 預(yù)取設(shè)計方案能充分改善訪問片外 SDRAM 較為低效的現(xiàn)狀，盡可能的將訪問片外存儲器的時間隱藏在運算時間內(nèi)。相對于非預(yù)取的系統(tǒng)，針對四種數(shù)字信號處理應(yīng)用的訪存周期普 遍要減少 25%以上。 關(guān)鍵詞： 數(shù)字信號處理器，分布式寄存器，寫回，預(yù)取， SDRAM 控制器上海交通大學(xué)碩士學(xué)位論文 II CONTROL AND MEMORY ACCESS RESEARCH FOR CLUSTERED HIGH PERFORMANCE DIGITAL SIGNAL PROCESSOR ABSTRACT High performance digital signal processing is puteintensive, and the processor should have high putation ability. Clustered putation array has the advantage of peak putation ability and high parallelism. At the same time, the chip39。s highspeed putation needs efficient access to offchip memory to match. Based on the high performance digital signal processor project we designed a high performance putation array with 16 clusters. We present a design of write back strategy for distributed register file in VLIW digital signal processor to solve the synchronization problem of branch pipeline and write back signals. The design includes generating execution cycles, write back signal register and write back control unit. We present a design of hardware data prefetching method based on memory access step to solve the problem of less efficient access to the shared offchip SDRAM. The design includes onchip level2 prefetching buffer storage system, offchip SDRAM controller and hand shaking scheme between onchip and offchip memory. We assess the area and power of the design. The proposed write back strategy can fully implement the advantage of distributed register file, will save % in power pared with central register file, and will save % in area pared with traditional write back control method. The proposed prefetching method will save time to access SDRAM which is covered in the putation cycles. It will reduce at least 25% memory access cycles pared with nonprefetching system. 上海交通大學(xué)碩士學(xué)位論文 III KEY WORDS: DSP, distributed register, write back, prefetching, SDRAM controller 上海交通大學(xué)碩士學(xué)位論文 IV 目 錄 簇狀高性能數(shù)字信號處理器控制與存取關(guān)鍵技 術(shù)研究 I 摘 要 I ABSTRACT II 第一章 緒論 1 課題研究背景 1 國內(nèi)外研究現(xiàn)狀 2 數(shù)字信號處理器 2 預(yù)取技術(shù)研究現(xiàn)狀 3 研究目標(biāo)與主要內(nèi)容 4 論文的章節(jié)安排 5 第二章 存儲系統(tǒng)與預(yù)取技術(shù) 6 存儲器的分類 6 存儲層次結(jié)構(gòu) 7 集中式與分布式寄存器 7 SDRAM 基本原理 9 SDRAM 單元概述 10 SDRAM 讀寫操作 11 SDRAM 控制器基本功能 14 存儲預(yù)取技術(shù) 15 軟件預(yù)取 15 硬件預(yù)取 16 預(yù)取相關(guān)的主存控制器 17 本章小結(jié) 183