【正文】 性能評(píng)估方法，結(jié)果證明了 寫回控制 設(shè)計(jì)方案能充分發(fā)揮分布式寄存器文件在功耗方面的優(yōu)勢(shì)，相對(duì)于運(yùn)用集中式寄存器文件可以減少 %的功耗，同時(shí)對(duì)于傳統(tǒng)流水線寫回控制方法可以節(jié)省 %的面積開銷。 本學(xué)位論文屬于 不保密 □。 上海交通大學(xué)碩士學(xué)位論文 簇狀 高性能數(shù)字信號(hào)處理器 控制與存取 關(guān)鍵技術(shù)研究 碩 士 研 究 生 ： 邵錚 學(xué)號(hào) ： 1102109043 導(dǎo) 師 ： 王琴副 教授 副 導(dǎo) 師 ： 謝憬 （ 助理研究員 ） 專業(yè) ： 集成電路工程 所 在 單 位 ： 微電子學(xué)院 答 辯 日 期 ： 2021 年 12 月 授予學(xué)位單位 ： 上海交通大學(xué) Dissertation Submitted to Shanghai Jiao Tong University for the Degree of Master CONTROL AND MEMORY ACCESS RESEARCH FOR CLUSTERED HIGH PERFORMANCE DIGITAL SIGNAL PROCESSOR Candidate： Shao Zheng Student ID: 1102109043 Supervisor： . Wang Qin Assistant Supervisor: Research Assistant Xie Jing Speciality： Integrated Circuit Engineering Affiliation： School of Microelectronics Date of Defence： Dec, 2021 DegreeConferringInstitution： Shanghai Jiao Tong University 上海交通大學(xué) 學(xué)位論文原創(chuàng)性聲明 本人鄭重聲明：所呈交的學(xué)位論文 《 簇狀高性能數(shù)字信號(hào)處理器控制與存取關(guān)鍵技術(shù)研究 》 ，是本人在導(dǎo)師的指導(dǎo)下，獨(dú)立進(jìn)行研究工作所取得的成果。 （請(qǐng)?jiān)谝陨戏娇騼?nèi)打“ √ ”） 學(xué)位論文作者簽名： 指導(dǎo)教師簽名： 日期： 年 月 日 日期： 年 月 日 上海交通大學(xué)碩士學(xué)位論文 I 簇狀高性能數(shù) 字信號(hào)處理器控制與存取關(guān)鍵技術(shù)研究 摘 要 高性能數(shù)字信號(hào)處理運(yùn)算密集對(duì)于處理器運(yùn)算能力要求很高，簇狀運(yùn)算陣列具有峰值運(yùn)算量大，并行度高的優(yōu)勢(shì)。 預(yù)取設(shè)計(jì)方案能充分改善訪問片外 SDRAM 較為低效的現(xiàn)狀，盡可能的將訪問片外存儲(chǔ)器的時(shí)間隱藏在運(yùn)算時(shí)間內(nèi)。 15 軟件預(yù)取 15 硬件預(yù)取 16 預(yù)取相關(guān)的主存控制器 25 分布式寄存器寫回設(shè)計(jì)方案 26 寫回控制設(shè)計(jì) 37 整體結(jié)構(gòu) 37 異步 FIFO 設(shè)計(jì) 38 本章小結(jié) 40 實(shí)系數(shù)矩陣乘法 47 本章小結(jié) 錯(cuò)誤 !未定義書簽。 13 圖 2 9 CL=3 時(shí)序圖 13 圖 2 10 突發(fā)傳輸模式 31 圖 4 3 基于訪存地址索引的預(yù)取表 38 圖 5 1 直接型 FIR 濾波器 40 圖 5 2 8 點(diǎn)快速傅里葉變換 16 圖 2 13 RPT 的組織結(jié)構(gòu)圖 45 表 5 3 寄存器時(shí)序面積性能 47 表 5 6 實(shí)系數(shù)矩陣乘法算法訪存周期數(shù) 圖 11是根據(jù)摩爾定律計(jì)算出的 CPU 和存儲(chǔ)器發(fā)展速度情況示意圖，可以看出 處理器和存儲(chǔ)器 的速度差異仍然在不斷擴(kuò)大。程序訪問的空間局部性是指空間上存儲(chǔ)在一起的數(shù)據(jù)或指令容易一起被訪問的特性。 數(shù)字信號(hào)處理是利用專用或者通用數(shù)字信號(hào)處理芯片通過數(shù)字計(jì)算方法對(duì)信號(hào)進(jìn)行處理。每個(gè) Tile 都有獨(dú)立的微處理器、數(shù)據(jù)緩存、存儲(chǔ)器以及同 其他 Tile 互聯(lián)的網(wǎng)絡(luò)接口。計(jì)算機(jī)的主 存儲(chǔ)器不能同時(shí)滿足容量大、速度快和成本低的要求。預(yù)取的本質(zhì)也是取數(shù)據(jù)，軟件預(yù)取是通過插入 LOAD 指令實(shí)現(xiàn)預(yù)先將數(shù)據(jù)載入 Cache 的效果。硬件預(yù)取可以分為連續(xù)預(yù)取，基于步距的預(yù)取 ， 基于 Stream Buffer 的預(yù)取 以及基于相關(guān)性的預(yù)取 。 Yao Guo 和 Pritish Narayanan 提出了多種硬件預(yù)取的低功耗優(yōu)化方法 [2021]。針對(duì)并行運(yùn)算簇內(nèi)分布式寄存器結(jié)構(gòu)產(chǎn)生的控制問題找到合理的解決方法，以充分發(fā)揮分布式寄存器文件的優(yōu)勢(shì)。 第一章主要介紹了論文的研究背景，數(shù)字信號(hào)處理器以及存儲(chǔ)預(yù)取技術(shù)國(guó)內(nèi)外研究現(xiàn)狀，提出研究目標(biāo)及主要內(nèi)容，列出論文的章節(jié)安排。 第五章通過四種常見的數(shù)字信號(hào)處理算法，對(duì)整體設(shè)計(jì)進(jìn)行性能評(píng)估。然而分布式的結(jié)構(gòu)會(huì)對(duì)整個(gè)流水線以及內(nèi)部控制產(chǎn)生 相關(guān) 問題。多個(gè)存儲(chǔ)元構(gòu)成一個(gè)存儲(chǔ)單元，許多存儲(chǔ)單元組合在一起形成存儲(chǔ)器。動(dòng)態(tài)隨機(jī)存儲(chǔ)器通過 MOS 電容充放電來存儲(chǔ)數(shù)據(jù)，通過電容是否有電荷來表示邏輯電平 1 或 0。 存儲(chǔ)層次結(jié)構(gòu) 現(xiàn)代計(jì)算機(jī)系統(tǒng)中存儲(chǔ)系統(tǒng)的地位越來越重要。寄存器是最靠近處理器的存儲(chǔ)器， 隨著處理器內(nèi)部結(jié)構(gòu)不斷復(fù)雜化， 由 VLIW 控制 的 多個(gè)功能單元并行執(zhí)行的形式出現(xiàn) 。 多個(gè)寄存器組構(gòu)成寄存器文件，根據(jù) Scott Rixner 的研究 [27]，集中式寄存器文件面積與 (N/C)3成正比。 上海交通大學(xué)碩士學(xué)位論文 9 圖 2 3 寄存器單元原理圖與版圖 3 Schematic and Layout of a Register Cell 雖然分布式寄存器文件具有面積和功耗的雙重優(yōu)勢(shì)，但是從控制來說會(huì)有難度。電容充電后表示邏輯高電平，放電后表示邏輯低電平。為了避免信息丟失，必須不斷刷新每個(gè)存儲(chǔ)單元中的信息。因此必須將 SDRAM 內(nèi)部分割成多個(gè) Bank 的結(jié)構(gòu)，一般采用 2 個(gè)或者 4 個(gè) Bank。這樣可以使得 SDRAM 的操作完全在系統(tǒng)時(shí)鐘的控制下進(jìn)行，與系統(tǒng)的高速操作嚴(yán)格同步。其中模式寄存器的值一般通過 12 位地址線對(duì)其進(jìn)行設(shè)定。由于是地址復(fù)用 ，此時(shí)實(shí)用的依舊是 A0A11 地址線。tRCD是 SDRAM 的一個(gè)重要參數(shù)，廣義上以時(shí)鐘周期數(shù)為單位。目前內(nèi)存控制器一次讀寫 Bank 位寬的數(shù)據(jù)，一般為 8 或 4 個(gè)字節(jié)。在模式寄存器設(shè)定的時(shí)候，出了制定突發(fā)長(zhǎng)度，還制定了突發(fā)傳輸順序，可以是順序傳輸也可以是交錯(cuò)傳輸。進(jìn)行突發(fā)操作時(shí)，只需要在讀寫第一個(gè)數(shù)據(jù)時(shí)發(fā)出讀寫命令，之后 SDRAM后根據(jù)突發(fā)長(zhǎng)度和突發(fā)模式進(jìn)行傳輸。刷新過程中所有的 Bank 停止工作，每次刷新占用 9 個(gè)時(shí)鐘周期，之后進(jìn)入正常工作狀態(tài)。因?yàn)榧尤肓舜罅康念A(yù)取指令，同時(shí)顯示的預(yù)取指令需要計(jì)算出準(zhǔn)確的預(yù)取地址，從而導(dǎo)致不能 夠 及時(shí)的發(fā)出預(yù)取指令以足夠隱藏訪存延時(shí)，影響了性能的提高。 /*添加預(yù)取指令后 */ /*為了說明問題簡(jiǎn)單起見，代碼中并沒有表達(dá)出邊界情況 */ for(i=0。 硬件預(yù)取 硬件預(yù)取是由硬件根據(jù)訪存的歷史信息，對(duì)未來可能的訪存單元預(yù)先取入Cache，從而在數(shù)據(jù)真正被用到時(shí)不會(huì)造成 Cache 失效。 Tagged Prefetch算法是將存儲(chǔ)器中的每一個(gè)塊 標(biāo)記 一個(gè) tag 位，用以檢測(cè)一個(gè)塊是否需要進(jìn)行預(yù)取，以及是否是第一次訪問。 這種方案需要記錄指令上一個(gè)訪問的地址以及地址間的步距值。 上海交通大學(xué)碩士學(xué)位論文 17 中每一條訪存指令的信息都記錄下來是不可能的。 Chang Joo Lee 提出了一種針對(duì)預(yù)取優(yōu)化的 DRAM 控制器（ PADC） [22]。 ：這個(gè)計(jì)數(shù)器記錄有用的預(yù)取數(shù)。從而優(yōu)化了系統(tǒng)性能。 APD 旨在通過刪除早 期 的 預(yù)取請(qǐng)求 來克服上述的限制。 APS 基于 預(yù)取準(zhǔn)確性 來調(diào)整 常規(guī)訪存請(qǐng)求 和 預(yù)取訪存請(qǐng)求 的優(yōu)先級(jí)。如圖 214 所示： 上海交通大學(xué)碩士學(xué)位論文 18 M e m o r y r e q u e s t b u f f e rA d a p t i v e P r e f e t c h S c h e d u l i n g ( A P S )A d a p t i v e P r e f e t c h D r o p p i n g ( A P D )P r e f e t c h A w a r e D R A M C o n t r o l l e rP r e f e t c h a c c u r a c y f r o m e a c h c o r eU p d a t eD r o pR e q u e s t P r i o r i t yR e q u e s t i n f o r m a t i o nD R A M c o m m a n d amp。表中包括程序計(jì)數(shù)器（ PC）的 tag，該指令前一次的訪問地址，以及建立起來的步距和狀態(tài)信息。 i100。 當(dāng)執(zhí)行的程序表現(xiàn)出 良 好的空間局部性的時(shí)候，采用連續(xù)的預(yù)取方案是最有效的。由于硬件預(yù)取是基于訪存的歷史信息來預(yù)測(cè)未來的訪存模式，從而可以在數(shù)據(jù)使用之前將其從下一級(jí)的存儲(chǔ)器中取回。 i++) for(j=0。 如 圖 211所示 是一個(gè)典型的加入了預(yù)取指令 后 的軟件預(yù)取代碼片段： 圖 2 11 軟件預(yù)取算法 11 Software Based Prefetch 單純的軟件預(yù)取 難度 在于編譯應(yīng)該在什么位置插入預(yù)取指令。 存儲(chǔ)預(yù)取技術(shù) 片上和片外存儲(chǔ)設(shè)備速度的差異導(dǎo)致帶寬瓶頸出現(xiàn)在片外速度較慢的存儲(chǔ)器。預(yù)充電命令可以將某一個(gè)Bank 或者全部的 Bank 中行緩