【正文】 1 1 引 言 VHDL(Very Higll Speed Integrated Circuit Hardware Description Language)即超高速集成電路硬件描述語言。它是 20 世紀 70 年代和 80 年代初由美國國防部為其超高速集成電 VHSIC 計劃提出的，支持硬件的設計、綜合、驗證和測試，主要用于描述數(shù)字系統(tǒng)的行為、結構、功能和接口 [1]，也是一種應用較為廣泛的 HDL 語言，能對范圍廣泛的各種復雜的網(wǎng)絡（如電路系統(tǒng)、印刷電路板、芯片、邏輯門等）在不同的抽象級加以描述，而且在整個設計過程中可使用同 一種語言。采用 VHDL 作為 HDL 綜合設計的優(yōu)點有：標準語言，即設計者可在不同的環(huán)境（例如 MAX PLUS II）下進行設計；仿真和綜合均可采用同一種語言進行； VHDL 中提供的大量的模塊資源，簡化了設計者的開發(fā)工作；由 VHDL 描述的源文件既是程序軟件又可作為設計的文檔。 每當夜幕降臨，街上的彩燈便發(fā)出形態(tài)各異、色彩斑斕的耀眼光芒，尤其是節(jié)假日，主要干道更是彩燈齊放，烘托出濃厚的節(jié)日氣氛．現(xiàn)代舞臺上彩燈的閃爍越發(fā)引人注目，更容易使人陶醉在歡樂的海洋中．彩燈裝置多種多樣 [2]，本文在設計中采用 EDA 技術，應用目前 廣泛應用的 VHDL 硬件電路描述語言，實現(xiàn)十六路彩燈控制器的設計，利用MAXPLUS II 集成開發(fā)環(huán)境進行綜合、仿真，并下載到 CPLD 可編程邏輯器件中，完成系統(tǒng)的控制作用。 課程設計背景 隨著電子技術的發(fā)展 , 應用系統(tǒng)向著小型化、 快速化、大容量、重量輕的方向發(fā)展 ， EDA (Electronic Design Automatic) 技術的應用引起電子產(chǎn)品及系統(tǒng)開發(fā)的革命性變革。 VHDL 語言作為可編程邏輯器件的標準語言描述能力強 , 覆蓋面廣，抽象能力強 , 在實際應用中越來越廣泛。在這個階段，人們開始 追求貫徹整個系統(tǒng)設計的自動化，可以從繁重的設計工作中徹底解脫出來，把精力集中在創(chuàng)造性的方案與概念構思上，從而可以提高設計效率，縮短產(chǎn)品的研制周期。整個過程通過 EDA 工具自動完成，大大減輕了設計人員的工作強度，提高了設計質量，減少了出錯的機會。 VHDL 是美國國防部提出的一種經(jīng)過標準化認證的硬件描述語言，使用 VHDL 語言進行硬件設計有如下特點：將一項工程設計（或稱設計實體）分成外部（或稱可視部分，即端口）和內部（或稱不可視部分） ，即設計實體的內部功能和算法完成部分。本文介紹應用美國 ALTERA公司 的 MAX ＋ PLUS Ⅱ 平臺，使用 VHDL 硬件描述語言實現(xiàn)的十六路彩燈控制系 2 統(tǒng)。 課程設計目的 當前電子系統(tǒng)的設計正朝著速度快、容量大、體積小、質量輕、用電省的方向發(fā)展。推動該潮流發(fā)展的決定性因素之一就是使用了現(xiàn)代化的設計工具。 EDA[4]是電子設計自動化（ Electronic Design Automation）的縮寫，在 20 世紀 60 年代中期從計算機輔助設計（ CAD）、計算機輔助制造（ CAM）、計算機輔助測試（ CAT）和計算機輔助工程（ CAE）的概念發(fā)展而來的。 利用 EDA 工具，電子設計師可 以從概念、算法、協(xié)議等開始設計電子系統(tǒng)，大量工作可以通過計算機完成，并可以將電子產(chǎn)品從電路設計、性能分析到設計出 IC 版圖或 PCB 版圖的整個過程的計算機上自動處理完成。 EDA 現(xiàn)已廣泛用于機械、電子、通信、航空航天、化工、礦產(chǎn)、生物、醫(yī)學和軍事等眾多領域的設計和制造。 作為通信專業(yè)的學生，通過這次 EDA 方面的課程設計，可以提高我們對 EDA 領域及通信電路設計領域的認識，有利于培養(yǎng)我們在通信電路 EDA 方面的設計能力。一人一題特別有利于鍛煉我們獨立分析問題和解決問題的能力。設計過程的復雜加老師的嚴格要求有益于培養(yǎng)我們 嚴謹?shù)墓ぷ髯黠L。 3 2 理論基礎 EDA 技術及發(fā)展 20 世紀末，數(shù)字電子技術得到飛速發(fā)展，有力地推動了社會生產(chǎn)力的發(fā)展和社會信息化的提高。在其推動下，數(shù)字電子技術的應用已經(jīng)滲透到人類生活的各個方面。從計算機到手機，從數(shù)字電話到數(shù)字電視，從家用電器到軍用設備，從工業(yè)自動化到航天技術，都盡可能采用數(shù)字電子技術。 EDA 技術就是依靠功能強大的電子計算機，在 EDA 工具軟件平臺上，對以硬件描述語言 HDL（ Hardware Description Language）為系統(tǒng) 邏輯描述手段完成的設計文件，自動地完成邏輯化簡、編譯、綜合、優(yōu)化、仿真，直至下載到可編程邏輯器件 CPLD/FPGA或專用集成電路 ASIC（ Application Specific Integrated Circuit）芯片中，實現(xiàn)既定的電子電路設計功能 .EDA 的優(yōu)點 : 使得電子電路設計者的工作僅限于利用硬件描述語言和EDA 軟件平臺來完成對系統(tǒng)硬件功能的實現(xiàn)；極大地提高了設計效率；減少設計周期；節(jié)省設計成本。 EDA 的發(fā)展歷經(jīng)三個階段： CAD（ Computer Aided Design）、 CAE（ Computer Aided Engineering）、 EDA（ Electronic Design Automation） CAD：計算機輔助設計。 EDA 技術發(fā)展的早期階段，主要借助計算機對所設計的電路進行一些模擬和預測，輔助進行集成電路版圖編輯、印刷電路板 PCB（ Printed Circuit Board）布局布線等簡單的版圖繪制等工作。 CAE：計算機輔助工程設計。在 CAD 的工具逐步完善的基礎上發(fā)展起來的，尤其是人們在設計方法學、設計工具集成化方面取得了長足的進步，利用計算機建立各種設計單元庫，大大提高了 工作效率。 20 世紀 90 年代以來，微電子工藝水平已經(jīng)達到了 65納米級在一個芯片上已經(jīng)可以集成上百萬乃至數(shù)億只晶體管，芯片速度達到了吉比特 /秒量級，百萬門以上的可編程邏輯器件陸續(xù)面世，對電子設計的工具提出了更高的要求，提供了廣闊的發(fā)展空間。 EDA：電子設計自動化設計。前期將設計師的高層次設計由工具來完成，如可以將用戶要求轉換為設計技術規(guī)范，有效處理可用資源與理想設計目標之間的矛盾按具體的 4 的硬件、軟件和算法分解設計等。設計師可以在不太長的時間內使用 EDA 工具，通過一些簡單標準化的設計過程，利用微電子廠家提供的設 計庫來完成數(shù)萬門 ASIC 和集成系統(tǒng)的設計與驗證。 EDA 以系統(tǒng)級設計為核心，包括系統(tǒng)行為級描述與結構綜合，系統(tǒng)仿真與測試驗證，系統(tǒng)劃分與指標分配，系統(tǒng)決策與文件生成等一整套的電子系統(tǒng)設計自動化工具。 不僅具有電子系統(tǒng)設計的能力，而且能提供獨立于工藝和廠家的系統(tǒng)級設計能力，具有高級抽象的設計構思手段。提供方框圖、狀態(tài)圖和流程圖的編輯能力，具有適合層次描述和混合信號描述的硬件描述語言 (如 VHDL、 AHDL 或 VerilogHDL)，同時含有各種工藝的標準元件庫。 EDA 設計流程如圖 所示： 圖 EDA 設計流程圖 用 VHDL 硬件描述語言的形式來進行數(shù)字系統(tǒng)的設計方便、靈活，利用 EDA 軟件進行編譯、優(yōu)化、仿真極大地減少了電路設計時間和可能發(fā)生的錯誤，降低了開發(fā)的成本，這種設計方法已成為當今數(shù)字系統(tǒng)設計的潮流 [3]。 ． VHDL 語言概述 電子設計自動化（ EDA）的關鍵技術之一是要求用形式化方法來描述數(shù)字系統(tǒng)的硬件電路。 VHDL 硬件描述語言在電子設計自動化中扮演著重要的角色，他是 EDA 技術研究的重點之一。 硬件描述語言是 EDA 技術的重要組成部分， VHDL 是作為電子設計主流硬件描述語 言， VHDL（ Very High Speed Integrated Circuit Hardware Description Language）于 1983 5 年由美國國防部發(fā)起創(chuàng)建，由 IEEE 進一步發(fā)展并在 1987 年作為 IEEE 標準 10760 發(fā)布。因此， VHDL 成為硬件描述語言的業(yè)界標準之一。 VHDL作為 IEEE 的工業(yè)標準硬件描述語言，得到眾多 EDA 公司的支持，在電子工程領域，已成為事實上的通用硬件描述語言。 VHDL 語言具有很強的電路描述和建模能力，能從多個層次對數(shù)字系統(tǒng)進行建模和描述，從而大大簡化了硬件設計 任務，提高了設計效率和可靠性，使用 VHDL 語言，可以就系統(tǒng)的總體要求出發(fā)，自上而下地將設計內容細化，最后完成系統(tǒng)硬件的整體設計。一個完整的 VHDL 程序包括以下幾個基本組成部分：實體（ Entity），結構體（ Architecture），程序包（ Package），庫（ Library）。其中，實體是一個 VHDL 程序的基本單元，由實體說明和結構體兩部分組成，實體說明用于描述設計系統(tǒng)的外部接口信號；結構體用于描述系統(tǒng)的行為，系統(tǒng)數(shù)據(jù)的流程或系統(tǒng)組織結構形式。程序包存放各設計模塊能共享的數(shù)據(jù)類型，常數(shù)，子程序等。庫用于 存放已編譯的實體，機構體，程序包及配置。 VHDL 語言的編譯環(huán)境有不同的版本，我們應用的是 Altera 公司的 Maxplus 軟件，它的操作順序如下：使用 TEXTEDITOR 編寫 VHDL 程序使用 COMPILER 編譯 VHDL 程序；使用 WAVE2FORMEDITOR， SIMULAROT 仿真實驗；使用 TIMINGANALTZER 進行芯片的時序分析；用 FLOORPLANEDITOR 鎖定芯片管腳位置；使用PROGRAMMER 將編譯好的 VHDL 程序下載到芯片中。 VHDL 進行工程設計的優(yōu)點是顯而易 見的： （ 1）與其他的硬件描述語言相比， VHDL 具有更強的行為描述能力，從而決定了他成為系統(tǒng)設計領域最佳的硬件描述語言。強大的行為描述能力是避開具體的器件結構，從邏輯行為上描述和設計大規(guī)模電子系統(tǒng)的重要保證。 （ 2） VHDL 豐富的仿真語句和庫函數(shù)，使得在任何大系統(tǒng)的設計早期就能查驗設計系統(tǒng)的功能可行性，隨時可對設計進行仿真模擬。 （ 3） VHDL 語句的行為描述能力和程序結構決定了他具有支持大規(guī)模設計的分解和已有設計的再利用功能。符合市場需求的大規(guī)模系統(tǒng)高效，高速的完成必須有多人甚至多個代發(fā)組共同并行工作才能實 現(xiàn)。 （ 4）對于用 VHDL 完成的一個確定的設計，可以利用 EDA 工具進行邏輯綜合和優(yōu)化，并自動的把 VHDL 描述設計轉變成門級網(wǎng)表。 （ 5） VHDL 對設計的描述具有相對獨立性，設計者可以不懂硬件的結構，也不必管理最終設計實現(xiàn)的目標器件是什么，而進行獨立的設計。 （ 6）用 VHDL 語言編寫的源程序便于文檔管理，用源代碼描述來進行復雜控制邏 6 輯的設計，既靈活方便，又便于設計結果的交流、保存和重用。 在 VHDL 語言中，狀態(tài)機有兩種：莫爾型和米勒型。 莫爾型狀態(tài)機的輸出僅是狀態(tài)向量的函數(shù)，輸出信號只和狀態(tài)機所處的狀態(tài)有 關。圖 如下： 圖 莫爾型狀態(tài)機模型 米勒型狀態(tài)機的輸出變化要領先一個時鐘周期，它的輸出既和當前狀態(tài)有關，又和所有輸入信號有關。換句話說，在米勒型狀態(tài)機中一旦輸入信號發(fā)生變化或者狀態(tài)發(fā)生變化，輸出新好多將隨之發(fā)生變化。圖 如下： 圖 米勒型狀態(tài)機模型 由于本設計的狀態(tài)變化與輸入信號有關，所以采用米勒型狀態(tài)機。較好的解決了五種狀態(tài)（復位狀態(tài)，測試狀態(tài)，設置狀態(tài)，烹調狀態(tài)，完成 狀態(tài)）之間的轉化。程序中，首先使控制器處于復位狀態(tài)，此時把所有信號清零，再根據(jù)輸入信號轉換狀態(tài)。 綜上所述， VHDL 語言的極強的行為描述能力和豐富的仿真語句及庫函數(shù)，決定了它具有支持大規(guī)模設計的分析和已有設計的再利用功能 5 和功能 6，用 VHDL 完成一個確定的設計，可以利用 EDA 工具進行邏輯綜合和優(yōu)化，并自動把 VHDL 描述設計轉變成門級網(wǎng)表。這種方式突破了門級設計的瓶頸，極大地減少了電路設計的時間和可能發(fā)生的錯誤，降低了開發(fā)成本。 OUTPUTS CLK RES INPUTS 組合邏輯 1 寄存器 CLK OUTPUTS INPUTS RES 組合邏輯 1 寄存器 組合邏輯 2 7 VHDL 的設計流程如下： 1． 設計規(guī)范的定義。明確設計的目的，進行設計的總體 規(guī)劃。分析設計要求，以及自己要達到的設計目的和目標。 2． 采用 VHDL 進行設計描述。這部分包括設計規(guī)劃和程序的編寫。設計規(guī)劃主要包括設計方式的選擇及是否進行模塊劃分。設計方式一般包括直接設計，自頂向下和自底向下設計。 3． VHDL 程序仿真。對于某些人而言，仿真這一步似乎是可有可無的。但是對于一個可靠的設計而言，任何設計最好都進行仿真，以保證設計的可靠性。另外，對于作為一個獨立的設計項目而言，仿真文件的提供足可以證明你設計的完整性。 4． 綜合、優(yōu)化和布局布線。綜合指的是將設計描述轉化成底層電路的表示形式，其結 果是一個網(wǎng)表或者是一組邏輯方程；優(yōu)化，這個主要是為了提高程序的執(zhí)行效率及減少資源的利用；布局布線，指的是將邏輯關系轉化成電路連接的方式。 5．仿真。這一步主要是為了確定你的設計在經(jīng)過布局布線之后，是不是還滿足你的設計要求。 Max Plus II 概述 Max Plus II 是美國 Altera 公司開發(fā)的軟件，它具有操作系統(tǒng)的程序界面，采用全菜單操作和鼠標操作方式，是