【正文】 1 第一章 緒論 隨著基于 P LD 的 EDA 技術的發(fā)展和應用領域的擴大與深入，EDA 技術在電子信息、通信、自動控制及計算機應用等領域的重要性日益突出。 EDA 技術使得設計者的工作僅限于利用軟件的方式就可以完成對系統硬件功能的實現。而等精度的頻率計設計正是利用了EDA 技術的這一優(yōu)越性。 EDA 技術 現 代 電 子 設 計 技 術 的 核 心 是 EDA （ Electronic Design Automation）技術。 EDA 技術就是依賴功能強大的計算機，在 EDA工具軟件平臺上，對以硬件描述語言 HDL(Hardware Design Language)為系統邏輯描述手段完成的設計文件 ,并自動地完成邏輯編譯、邏輯化簡、邏輯分割、邏輯綜合、結構綜合（布局布線），以及邏輯優(yōu)化和仿真測試，直至實現既定的電子線路系統功能。 EDA 技術使得設計者的工作僅限于軟件的方式，即利用硬件描述語言和 EDA 軟件來完成對系統硬件功能的實現。 EDA 技術在硬件實現方面融合了大規(guī)模集成電路制造技術、 IC版圖設計技術、 AS IC 測試和封裝技術、 FP GA/CP LD 編程下載技術、自動測試技術等；在計算機輔助工程方面融合了計算機輔助設計（ C AD）、計算機輔助制造（ C AM）、計算機輔 助測試（ C AT）、計算機輔助工程（ C AE）技術譯介多種計算機語言的設計概念；而在現代電子學方面則容納了更多的內容，如電子線路設計理論、數字信號處理技術、數字系統建設模和優(yōu)化技術及長線技術理論等。因此 EDA技術為現代電子理論和設計的表達與實現提供了可能性。 在 現代 化 技術的所有領域種， 得以 飛速發(fā)展的科學技術多為計算機輔助設計，而非自動化設計。顯然，最早進入設計自動化的技術領域之一是電子技術 ， 這就是為什么電子技術始終處于所有科學技術發(fā)展最前列的原因 2 之一。不難理解， EDA 技術已不是某一學科的分支，或某種新的技能技術， 它應該是一門綜合性學科。它 融合 多學科于一體，又滲透于各學科之中， 打破 了軟件和硬件簡的壁壘，使計算機的軟件技術于硬件實現、設計效率和產品性能合二為一，它代表了電子設計技術合應用技術的發(fā)展方向。 頻率測量方法概述 對于頻率測量所提出的要求，取決于所測頻率范圍和測量任務。主要有直讀法、比較法、計數法。直讀法又稱利用無源網絡頻率特性測頻法，它包含有電橋法和諧振法。比較法是將被測頻率信號與已知頻率信號相比較，通過觀、聽比較結果，獲得被測信號的頻率。屬比較法的有：拍頻法、差頻法、示波法。 計數法又電容充電式和 電子計數式兩種。前者是利用電子電路控制電容器充放電的次數，再用磁電式儀表測量充、放電電流的大小，從而指示出被測信號的頻率值。后者是根據頻率的定義進行測量的一種方法，他是用電子計數器顯示單位時間內通過被測信號的周期個數來實現頻率的測量。 常用的直接測頻方法主要有測頻法和測周期法兩種。測頻法就是在確定的閘門時間 Tw 內，記錄被測信號的變化周期數（或脈沖個數）Nx，則被測信號的頻率為： fx=Nx/Tw。測周期法需要有標準信號的頻率 fs，在待測信號的一個周期 Tx 內，記錄標準頻率的周期數 Ns，則被測信號的頻率為： fx=fs/Ns。這兩種方法的計數值會產生 177。1 個字誤差，并且測試精度與計數器中記錄的數值 Nx 或 Ns 有關。為了保證測試精度，一般對于低頻信號采用測周期法；對于高頻信號采用測頻法，因此測試時很不方便，所以人門提出等精度測頻方法。 3 本系統目的和任務 a)、課題總體目的 熟悉 FPGA 器件的結構及工作原理 掌握電路硬件描述方法（原理圖描述、 VHDL 語言描述） 熟悉數字頻率計的功能特點及工作原理。 學會利用 EDA 開發(fā)軟件及裝置實現電路設計、編程、仿真及下載。 b)、等精度頻率計的設計要求功能 基 于傳統測頻原理的頻率計的測量精度將隨被測信號頻率的下降而降低，即測量精度隨被測信號的頻率的變化而變化，在實用中有較大的局限性，而等精度頻率計不但具有較高的測量精度，且在整個頻率區(qū)域能保持恒定的測試精度。 在此完成的設計項目可達到的指標為： 1．頻率測量 a． 測量范圍 信號：方波、正弦波；幅度： ～ 5V；頻率： ～ 10MHz b．測量誤差≤ % 2．脈沖寬度測量 a．測量范圍 信號：脈沖波；幅度： ～ 5V；脈沖寬度 1μ s — 1s b．測量精度≤ s 3．測量并顯示 周期脈沖信號（幅度 ～ 5V、頻率 1Hz～ 1kHz）的占空比， 占空比變化范圍為 10%～ 90%，測量誤差≤ 1%。 4．顯示器 十進制數字顯示，顯示刷新時間為 5秒的輪流顯示或固定顯示，可轉換。 5. 具有自校功能，時標信號頻率為 1MHz。 6. 自行設計滿足本設計任務要求的穩(wěn)壓電源。 7. 在以上測量范圍以及測量誤差條件下，進行小信號的頻率測量，提出并實 現抗干擾的措施。 4 第二章 設計工具 和 器件介紹 VHDL 及匯編語言簡介 VHDL 簡介 VHDL的英文全名是 VeryHighSpeed Integrated Circuit HardwareDescription Language,誕生于 1982年。 1987年底， VHDL被IEEE和美國國防部確認為標準硬件描述語言 。自 IEEE公布了 VHDL的標準版本， IEEE1076（簡稱 87版 )之后，各 EDA公司相繼推出了自己的 VHDL設計環(huán)境，或宣布自己的設計工具可以和 VHDL接口。此后 VHDL在電子設計領域得到了廣泛的接受，并逐步取代了原有的非標準的硬件描述語言。 1993年， IEEE對 VHDL進行了修訂，從更高的抽象層次和系統 描述能力上擴展 VHDL的內容，公布了新版本的 VHDL，即 IEEE標準的 10761993版本，（簡稱 93版）?，F在， VHDL和 Verilog作為 IEEE的工業(yè)標準硬件描述語言，又得到眾多 EDA公司的支持，在電子工程領域，已成為事實上的通用硬件描述語言。有專家認為，在新的世紀中， VHDL于 Verilog語言將承擔起大部分的數字系統設計任務。 Very－ high－ speed integrated Hardware Description Language (VHDL) ? 是 IEEE、工業(yè)標準硬件描述語言 ? 用語言的方式而非圖形等方式描述硬件電路 ,容易修改 ,容易保存 ? 特別適合于設計的電路有：復雜組合邏輯電路，如： 譯碼器、編碼器、加減法器、多路選擇器、地址譯碼器 ?... 狀態(tài)機等等 ??.. VHDL 主要用于描述數字系統的結構，行為，功能和接口。除了含有許多具有硬件特征的語句外， VHDL 的語言形式和描述風格與句法是十分類似于一般的計算機高級語言。 VHDL 的程序結構特點是將一項工程設計，或稱設計實體（可以是一個元件，一個電路模塊或一個系統）分成外部（或稱可是部分 ,及端口 )和內部（或稱不可視部分），既涉及實體的內部功 能和算法完成部分。在對一個設計實體 5 定義了外部界面后，一旦其內部開發(fā)完成后，其他的設計就可以直接調用這個實體。這種將設計實體分成內外部分的概念是 VHDL 系統設計的基本點。應用 VHDL 進行工程設計的優(yōu)點是多方面的。 （ 1）與其他的硬件描述語言相比， VHDL 具有更強的行為描述能力，從而決定了 它 成為系統設計領域最佳的硬件描述語言。強大的行為描述能力是避開具體的器件結構，從邏輯行為上描述和設計大規(guī)模電子系統的重要保證。 （ 2） VHDL 豐富的仿真語句和庫函數，使得在任何大系統的設計早期就能查驗設計系統的功能可行性，隨時 可對設計進行仿真模擬。 （ 3） VHDL 語句的行為描述能力和程序結構決定了 它 具有支持大規(guī)模設計的分解和已有設計的再利用功能。符合市場需求的大規(guī)模系統高效， 高速的完成必須有多人甚至多個代發(fā)組共同并行工作才能實現。（ 4）對于用 VHDL 完成的一個確定的設計，可以利用 EDA 工具進行邏輯綜合和優(yōu)化，并自動的把 VHDL 描述設計轉變成門級網表。 （ 5） VHDL 對設計的描述具有相對獨立性，設計者可以不懂硬件的結構，也不必管理最終設計實現的目標器件是什么，而進行獨立的設計。 匯編語言簡介 編語言 (Assembly Language)是面向機器的程序設計語言。 在匯編語合中，用助記符 (Memoni )代替操作碼，用地址符號 (S ymbol)或標號 (Label)代替地址媽。這樣用符號代替機器語盲的二進制碼，就把機器語音變成了匯編語言。于是匯編語言亦稱為符號語言。 使用匯編語言編寫的程序，機器個能直接識別，要由一種程序將匯編語言翻譯成機器語言，這種起翻譯作用的程序叫匯編程序，匯編程序是系統軟件中語言處理系統軟件。匯編語言把匯編程序翻譯成機器語言的過程稱為 f 匯編。 6 匯編語言比機器語言易于讀寫、易于調試和修改，同時 也具有機器語言執(zhí)行速度快，占內存空間少等優(yōu)點，但在編寫復雜程序時具有明顯的局限性，匯編語言依賴于具體的機型，不能通用，也不能在不同機型之間移植。 匯編語言的實質和機器語言是相同的，都是直接對硬件操作，只不過指令采用了英文縮寫的標識符，更容易識別和記憶。它同樣需要編程者將每一步具體的操作用命令的形式寫出來。匯編程序通常由三部分組成：指令、偽指令和宏指令。匯編程序的每一句指令只能對應實際操作過程中的一個很細微的動作，例如移動、自增，因此匯編源程序一般比較冗長、復雜、容易出錯，而且使用匯編語言編程需要有更多的計算 機專業(yè)知識，但匯編語言的優(yōu)點也是顯而易見的，用匯編語言所能完成的操作不是一般高級語言所能實現的，而且源程序經匯編生成的可執(zhí)行文件不僅比較小，而且執(zhí)行速度很快。 目前匯編語言被大量應用于 設備控制、加密破解、開發(fā)單片機產品 .對計算機性能的優(yōu)化等 。 FPGA 器件 簡介 本裝置采用 Altera 公司的 FLEX 10K10 LC84－ 4 型芯片為測頻部分核心器件。 FLEX10K 主要由嵌入式陣列塊、邏輯陣列塊、快速通道（ EastTrack）和 I/O 單元四部分組成。其中邏輯陣列塊由多個邏輯單元構成。 其引腳圖如下 圖 所示 ： 7 I/O21I/O20I/O22I/O23I/O24I / O 3 8I / O 3 7I / O 3 6I / O 3 5I / O 3 4I / O 3 3n T RSTI / O 3 2I / O 1 9I / O 1 8I / O 1 7I / O 1 6I / O 1 5I / O 1 4I / O 1 3 VCC I NTDEV_OEDEV_CLRnGCLCK1IN1IN4T M ST DOT DII/O6/DATA1I/O5/DATA2I/O4/DATA3I/O3/DATA4I/O2/DATA5I/O1/DATA6I/O0/DATA7I / O 4 5 / CL KUSRTCKI/O47/CSI/O46/nCSI/O49/nRSI/O48/nWSnCEOCONF_DONEn ST AT U SM SE L 1M SE L 0DAT A0DC L Kn C EI / O 7I / O 8I / O 9I / O 1 0I / O 1 1I / O 1 2nCONFIGIN2GCLK2IN3GNDINTI/O25I/O26I/O27I/O28I/O29I/O30I/O31I / O 3 9I / O 4 0I / O 4 1G ND I NTI N I T _ DO NEI / O 4 2 / RD Y n BS YI / O 4 3I / O 4 4GNDINTVCCINTVCCINTGNDINTVCCINTVCCINTG ND I NTVCC I NTAL T ER A頂面圖EP F 1 0 K10 L C 8 4FL EX8 4 P I N PLC C 封裝74737271706968676665646362616059585756555453525